TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025025374
公報種別公開特許公報(A)
公開日2025-02-21
出願番号2023130092
出願日2023-08-09
発明の名称半導体装置および半導体装置の製造方法
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H01L 25/07 20060101AFI20250214BHJP(基本的電気素子)
要約【課題】絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性の向上を図る。
【解決手段】半導体装置10は、複数の配線パターン12b、12c-1、12c-2を備える絶縁基板12と、複数の配線パターン12b、12c-1、12c-2の少なくとも1つの配線パターン12c-1上に配置された半導体チップ1と、半導体チップ1と電気的に接続される金属ワイヤ14-1、14-2、14-3と、絶縁基板12を底部に配置するケース16とを有する。また、絶縁封止部材15が、絶縁基板12とケース16とで囲まれる領域に対し、絶縁基板12の上面から半導体チップ1を覆い、金属ワイヤ14-1、14-2、14-3の少なくとも一部が露出する深さまで該領域に充填される。
【選択図】図1
特許請求の範囲【請求項1】
複数の配線パターンを備える絶縁基板と、
前記複数の配線パターンの少なくとも1つの配線パターン上に配置された半導体チップと、
前記半導体チップと電気的に接続される金属配線と、
前記絶縁基板を底部に配置するケースと、
前記絶縁基板と前記ケースとで囲まれた領域に対し、前記絶縁基板の上面から前記半導体チップを覆い、前記金属配線の少なくとも一部が露出する厚さまで前記領域に充填される絶縁封止部材と、
を有する半導体装置。
続きを表示(約 1,700 文字)【請求項2】
前記絶縁封止部材は、ゲルである、請求項1に記載の半導体装置。
【請求項3】
前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
前記おもて面主電極と電気的に接続される前記配線パターンに接続され、外部に導出される第1の端子を備え、
前記第1の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
前記金属配線は、前記裏面主電極と電気的に接続され、
前記金属配線と前記第1の端子が隣接する箇所であって、前記金属配線が前記絶縁封止部材で覆われていない露出箇所もしくは前記第1の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
請求項2記載の半導体装置。
【請求項4】
前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
前記裏面主電極と電気的に接続される前記配線パターンに接続され、外部に導出される第1の端子を備え、
前記第1の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
前記金属配線は、前記おもて面主電極と電気的に接続され、
前記金属配線と前記第1の端子が隣接する箇所であって、前記金属配線が前記絶縁封止部材で覆われていない露出箇所もしくは前記第1の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
請求項2記載の半導体装置。
【請求項5】
前記半導体チップは、縦型の半導体チップであり、おもて面主電極と、前記配線パターンに接続される裏面主電極とを備え、
前記おもて面主電極と電気的に接続される前記配線パターンに接続されて、外部に導出される第1の端子と、
前記裏面主電極と電気的に接続され前記第1の端子が接続される前記配線パターンとは異なる前記配線パターンに接続されて、外部に導出される第2の端子と、を備え、
前記第1の端子および前記第2の端子は、前記絶縁封止部材に覆われず露出している箇所を有し、
前記第1の端子が露出している箇所もしくは前記第2の端子が露出している箇所の少なくとも一方を被覆する絶縁部材を備える、
請求項2記載の半導体装置。
【請求項6】
前記半導体チップは、縦型の半導体チップであり、前記配線パターンに接続される裏面主電極、おもて面主電極および前記半導体チップのおもて面に設けられた制御電極を備え、
前記金属配線は、前記制御電極と電気的に接続される第1の金属配線と、前記裏面主電極と電気的に接続される第2の金属配線を備え、
前記第1の金属配線と前記第2の金属配線が隣接する箇所であって、前記絶縁封止部材で覆われていない露出箇所のうち、前記第1の金属配線もしくは前記第2の金属配線の少なくとも一方を被覆する絶縁部材を備える、
請求項2記載の半導体装置。
【請求項7】
前記半導体チップは、縦型の半導体チップであり、前記配線パターンに接続される裏面主電極と、おもて面主電極とを備え、
前記金属配線は、前記おもて面主電極と電気的に接続される第1の金属配線と、前記裏面主電極と電気的に接続される第2の金属配線を備え、
前記第1の金属配線と前記第2の金属配線が隣接する箇所であって、前記絶縁封止部材で覆われていない露出箇所のうち、前記第1の金属配線もしくは前記第2の金属配線の少なくとも一方を被覆する絶縁部材を備える、
請求項2記載の半導体装置。
【請求項8】
電流定格が100A以上かつ電圧定格が1700V以上である、請求項1乃至7のいずれかに記載の半導体装置。
【請求項9】
前記絶縁封止部材の前記絶縁基板の上面からの厚さが3mm以下である、請求項1乃至7のいずれかに記載の半導体装置。
【請求項10】
前記絶縁部材は、接着剤または樹脂である、請求項3乃至請求項7のいずれかに記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
半導体装置は、放熱用ベースの上に、パワー半導体素子を実装した絶縁回路基板を接合した構造になっており、金属端子を介して外部回路に電気的に接続される。また、半導体装置は、樹脂ケースと閉空間をなしており、その内部は絶縁封止部材で充填される構造を有している。
【0003】
関連技術としては、例えば、基板を支えるケースに下面にのみ開放部を有する部材を形成し、部材の下面が一次封止樹脂に接して内部に密閉空間を有する構成の半導体パワーモジュールが提案されている(特許文献1)。
【先行技術文献】
【特許文献】
【0004】
特開2001-210758号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性の向上を図ることを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、半導体装置が提供される。半導体装置は、複数の配線パターンを備える絶縁基板と、複数の配線パターンの少なくとも1つの配線パターン上に配置された半導体チップと、半導体チップと電気的に接続される金属配線と、絶縁基板を底部に配置するケースと、絶縁基板とケースとで囲まれた領域に対し、絶縁基板の上面から半導体チップを覆い、金属配線の少なくとも一部が露出する厚さまで領域に充填される絶縁封止部材と、を有する。
また、上記課題を解決するために、半導体装置の製造方法が提供される。半導体装置の製造方法は、複数の配線パターンを備える絶縁基板と絶縁基板を底部に配置するケースとで囲まれた領域に対し、絶縁基板の上面から、複数の配線パターンの少なくとも1つの配線パターン上に配置された半導体チップを覆い、半導体チップと電気的に接続される金属配線の少なくとも一部が露出する厚さまで領域に絶縁封止部材を充填する。
【発明の効果】
【0007】
1側面によれば、絶縁封止部材の気泡、剥離および結露の発生を防止して、絶縁信頼性を向上させることが可能になる。
【図面の簡単な説明】
【0008】
本発明の半導体装置の一例を説明するための図である。
絶縁封止部材の深さと気泡発生との関係を示す図である。
半導体装置の構成の一例を示す図である。
半導体装置の製造方法の一例を示す図である。
絶縁部材の被覆動作の一例を示す図である。
半導体装置の製造方法の一例を示す図である。
半導体装置の製造方法の一例を示す図である。
半導体装置の製造方法の一例を示す図である。
半導体装置の等価回路の一例を示す図である。
MOSFETの平面図である。
外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図である。
絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、(a)は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、(b)は絶縁封止部材の充填およびワイヤの被覆状態を示す図である。
外部に導出される端子とワイヤとの絶縁部材による被覆の一例を示す図である。
図13に示すX1-X2の部分の断面図である。
絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、(a)は絶縁封止部材の充填および外部に導出される端子の被覆状態を示し、(b)は絶縁封止部材の充填およびワイヤの被覆状態を示す図である。
第1の端子と第2の端子との絶縁部材による被覆の一例を示す図である。
絶縁封止部材の充填および絶縁部材による被覆の一例を示す図であり、(a)は絶縁封止部材の充填および第2の端子の被覆状態を示し、(b)は絶縁封止部材の充填および第1の端子の被覆状態を示す図である。
制御電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。
おもて面主電極配線と裏面電極配線との絶縁部材による被覆の一例を示す図である。
縦型の半導体チップを備える半導体装置の構成の一例を示す図である。
縦型の半導体チップを備える半導体装置の構成の一例を示す図である。
【発明を実施するための形態】
【0009】
以下、本実施の形態について図面を参照して説明する。
図1は本発明の半導体装置の一例を説明するための図である。半導体装置10の横断面図を示している。半導体装置10は、冷却体11に搭載された半導体チップ1および絶縁基板(絶縁回路基板)12を備える。
【0010】
絶縁基板12は、セラミック12a、パターン(箔)12b、12c-1、12c-2を有する(以下、パターン12c-1、12c-2を総称する場合はパターン12cと呼ぶ)。また、パターン12b、12cが例えば、銅パターンの場合には、セラミック12aに対して、パターン12b、12cを直接接合したDCB(Direct Copper Bonding)基板を使用できる。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
変圧器
23日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
16日前
富士電機株式会社
半導体装置
16日前
富士電機株式会社
自動販売機
2日前
富士電機株式会社
半導体装置
17日前
富士電機株式会社
半導体装置
16日前
富士電機株式会社
半導体装置
24日前
富士電機株式会社
エンコーダ
1か月前
富士電機株式会社
商品収納装置
1か月前
富士電機株式会社
分析システム
16日前
富士電機株式会社
燃料電池システム
24日前
富士電機株式会社
フレーム連結構造
23日前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
炭化珪素半導体装置
24日前
富士電機株式会社
炭化珪素半導体装置
24日前
富士電機株式会社
燃料電池発電システム
1か月前
富士電機株式会社
解析方法、及び解析装置
26日前
富士電機株式会社
試験回路、及び試験方法
17日前
富士電機株式会社
集積回路、及び電源回路
16日前
富士電機株式会社
支援装置、支援方法、プログラム
8日前
富士電機株式会社
半導体装置および半導体装置の製造方法
10日前
富士電機株式会社
半導体装置および半導体装置の製造方法
1か月前
富士電機株式会社
運転支援装置、運転支援方法及びプログラム
9日前
富士電機株式会社
電子制御デバイスおよびセキュアブート方法
8日前
富士電機株式会社
需要予測装置、需要予測方法、及びプログラム
2日前
富士電機株式会社
運転支援装置、運転支援方法、及びプログラム
8日前
富士電機株式会社
燃料電池システム及び燃料電池システムの制御方法
24日前
富士電機株式会社
窒化物半導体装置の製造方法及び窒化物半導体装置
18日前
富士電機株式会社
情報処理装置、情報処理方法及び情報処理プログラム
8日前
富士電機株式会社
情報処理装置、情報処理方法及び情報処理プログラム
8日前
富士電機株式会社
情報処理装置、情報処理方法及び情報処理プログラム
8日前
富士電機株式会社
情報処理装置、情報処理方法及び情報処理プログラム
8日前
富士電機株式会社
半導体モジュール、および半導体モジュールの製造方法
16日前
富士電機株式会社
ソフトウェアテスト装置およびソフトウェアテスト方法
16日前
富士電機株式会社
炭化珪素半導体装置および炭化珪素半導体装置の製造方法
24日前
続きを見る