特許ウォッチ

公開番号2024131786
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023042248
出願日2023-03-16
発明の名称半導体装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H01L 29/78 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】半導体装置の特性変動を抑制することができる技術を提供する。
【解決手段】半導体装置は、半導体基板と、複数の第1トレンチと、複数の第1トレンチの間に配置されているとともに互いに隣接している2つの第2トレンチと、を有している。半導体基板が、各第1トレンチの側面においてゲート絶縁膜に接しているn型領域と、n型領域の下側の各第1トレンチの側面においてゲート絶縁膜に接しているp型のボディ領域と、各第1トレンチの底面においてゲート絶縁膜に接しているp型の第1底部領域と、2つの第2トレンチの間に配置されており、一方の第2トレンチ内のゲート絶縁膜から他方の第2トレンチ内のゲート絶縁膜まで延びているp型の耐圧保持領域と、各第2トレンチの底面においてゲート絶縁膜に接しており、耐圧保持領域に接続されており、第1底部領域よりも下側まで延びているp型の第2底部領域と、を有している。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板（１２）と、
前記半導体基板の上面（１２ａ）に設けられた複数のトレンチ（２２）と、
前記トレンチの内面を覆うゲート絶縁膜（２４）と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（２６）と、
前記半導体基板の前記上面に接する上部電極（７０）と、
を備え、
前記複数のトレンチが、複数の第１トレンチ（２２ａ）と、前記複数の第１トレンチの間に配置されているとともに互いに隣接している２つの第２トレンチ（２２ｂ）と、を有しており、
前記半導体基板が、
前記各第１トレンチの側面において前記ゲート絶縁膜に接しており、前記上部電極に接しているｎ型領域（３０）と、
前記ｎ型領域の下側の前記各第１トレンチの側面において前記ゲート絶縁膜に接しているｐ型のボディ領域（３２）と、
前記各第１トレンチの底面において前記ゲート絶縁膜に接しているｐ型の第１底部領域（３６ａ）と、
前記２つの前記第２トレンチの間に配置されており、前記上部電極に接しており、一方の前記第２トレンチ内の前記ゲート絶縁膜から他方の前記第２トレンチ内の前記ゲート絶縁膜まで延びているｐ型の耐圧保持領域（４０）と、
前記各第２トレンチの底面（２５）において前記ゲート絶縁膜に接しており、前記耐圧保持領域に接続されており、前記第１底部領域よりも下側まで延びているｐ型の第２底部領域（３６ｂ）と、
前記ボディ領域の下部と前記耐圧保持領域の下部に跨って分布しており、前記ボディ領域の下側の前記各第１トレンチの側面において前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ｎ型領域から分離されており、前記第１底部領域と前記第２底部領域に接しているｎ型のドリフト領域（３４）と、
を有している、
半導体装置（１０）。
続きを表示（約 710 文字）【請求項２】
前記各第２トレンチが前記第１トレンチよりも下側まで延びている、請求項１に記載の半導体装置。
【請求項３】
前記２つの第２トレンチが、前記耐圧保持領域を介して互いに対向する第１側面（２３ａ）と、前記第１側面の反対側に位置する第２側面（２３ｂ）を有しており、
前記第１側面の深さが、前記第２側面の深さよりも深い、請求項１に記載の半導体装置。
【請求項４】
前記各第２底部領域の前記底面が、前記耐圧保持領域に近づくにしたがって下側に変位するように傾斜している、請求項３に記載の半導体装置。
【請求項５】
前記各第２トレンチにおいて、前記第２トレンチの前記底面と前記第１側面とのなす角が鈍角である、請求項３に記載の半導体装置。
【請求項６】
前記ｎ型領域が、前記各第２側面において前記ゲート絶縁膜に接しており、
前記ボディ領域が、前記ｎ型領域の下側の前記各第２側面において前記ゲート絶縁膜に接しており、
前記ドリフト領域が、前記ボディ領域の下側の前記各第２側面において前記ゲート絶縁膜に接している、請求項３に記載の半導体装置。
【請求項７】
前記複数の第１トレンチにより構成された第１トレンチセットと前記２つの第２トレンチにより構成された第２トレンチセットとが、特定方向に沿って交互に配列されており、
前記第１トレンチセットが有する前記第１トレンチの数と前記第２トレンチセットが有する前記第２トレンチの数の比が、４：１～２：１の範囲内にある、請求項１～６のいずれか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
トレンチを有する半導体装置において、トレンチの底部近傍への電界集中を緩和するために、様々な構造が提案されている。特許文献１には、上面にトレンチが設けられた半導体基板と、トレンチ内に配置されたゲート絶縁膜及びゲート電極と、半導体基板の上面に接する上部電極と、を備える半導体装置が開示されている。この半導体装置では、半導体基板が、ｎ型のソース領域と、ｐ型のコンタクト領域と、ｐ型のベース領域と、ｎ型のドリフト領域と、ｐ型の底部領域（すなわち、ディープ領域）を有している。ソース領域は、ゲート絶縁膜に接しており、上部電極に接している。コンタクト領域は、上部電極に接している。ベース領域は、ソース領域及びコンタクト領域の下側に配置されており、ソース領域の下側でゲート絶縁膜に接している。ドリフト領域は、ベース領域の下側でゲート絶縁膜に接している。引用文献１には、底部領域が、トレンチの底面においてゲート絶縁膜に接している態様、及び、トレンチから離間した位置でベース領域から下側に延びている態様が開示されている。
【０００３】
この半導体装置がオフするときには、底部領域からドリフト領域内に空乏層が広がる。底部領域からドリフト領域内に延びる空乏層によって、トレンチの下端近傍に電界が集中することが抑制される。
【先行技術文献】
【特許文献】
【０００４】
特開２０１３－２１４６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この種の半導体装置がオフしている状態で、半導体基板内部のｐｎ接合へ逆方向バイアスの高電圧が印加されると、アバランシェ降伏が生じる場合がある。特許文献１の半導体装置では、上記した高電圧が印加されると、底部領域の下端に電界が集中するため、底部領域の下端でアバランシェ降伏が生じる。特許文献１の半導体装置では、アバランシェ降伏によって生じたホールが、ベース領域を通って上部電極に流れる。このとき、ホールの一部がゲート絶縁膜に注入されることにより、ゲート絶縁膜に悪影響を及ぼす。その結果、半導体装置の特性が変動してしまうという問題がある。本明細書では、アバランシェ降伏を生じさせる領域を制御し、半導体装置の特性変動を抑制することができる技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置（１０）は、半導体基板（１２）と、前記半導体基板の上面（１２ａ）に設けられた複数のトレンチ（２２）と、前記トレンチの内面を覆うゲート絶縁膜（２４）と、前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（２６）と、記半導体基板の前記上面に接する上部電極（７０）と、を備えている。前記複数のトレンチが、複数の第１トレンチ（２２ａ）と、前記複数の第１トレンチの間に配置されているとともに互いに隣接している２つの第２トレンチ（２２ｂ）と、を有している。前記半導体基板が、前記各第１トレンチの側面において前記ゲート絶縁膜に接しており、前記上部電極に接しているｎ型領域（３０）と、前記ｎ型領域の下側の前記各第１トレンチの側面において前記ゲート絶縁膜に接しているｐ型のボディ領域（３２）と、前記各第１トレンチの底面において前記ゲート絶縁膜に接しているｐ型の第１底部領域（３６ａ）と、前記２つの前記第２トレンチの間に配置されており、前記上部電極に接しており、一方の前記第２トレンチ内の前記ゲート絶縁膜から他方の前記第２トレンチ内の前記ゲート絶縁膜まで延びているｐ型の耐圧保持領域（４０）と、前記各第２トレンチの底面において前記ゲート絶縁膜に接しており、前記耐圧保持領域に接続されており、前記第１底部領域よりも下側まで延びているｐ型の第２底部領域（３６ｂ）と、前記ボディ領域の下部と前記耐圧保持領域の下部に跨って分布しており、前記ボディ領域の下側の前記各第１トレンチの側面において前記ゲート絶縁膜に接しており、前記ボディ領域によって前記ｎ型領域から分離されており、前記第１底部領域と前記第２底部領域に接しているｎ型のドリフト領域（３４）と、を有している。
【０００７】
上記の半導体装置では、第２底部領域が第１底部領域よりも下側まで延びている。このため、半導体装置がオフしている状態において、第２トレンチの下部では、第１トレンチの下部に比べて、等電位線が下側に分布する。その結果、第２底部領域の下側では、等電位線の間隔が狭くなり、電界が集中する。すなわち、この半導体装置では、第２底部領域の下端でアバランシェ降伏が生じ易い。第２底部領域の下端でアバランシェ降伏が生じると、発生したホールは第２底部領域に接続されている耐圧保持領域を通って上部電極に向かって流れる。ここで、第２トレンチの間に配置されている耐圧保持領域は、上部電極に接して言うとともに、一方の第２トレンチ内のゲート絶縁膜から他方の第２トレンチ内のゲート絶縁膜まで延びている。すなわち、半導体装置がオンしても、２つの第２トレンチに挟まれた半導体領域は電流経路として機能しない。したがって、耐圧保持領域を通って上部電極に流れるホールの一部が、当該半導体領域に面しているゲート絶縁膜に注入されても、半導体装置の特性が変動し難い。以上の通り、上記の半導体装置では、第２底部領域において選択的にアバランシェ降伏を生じさせることにより、半導体装置の特性変動を抑制することができる。
【図面の簡単な説明】
【０００８】
実施例の半導体装置の断面図。
加工前の半導体基板の断面図。
実施例の半導体装置の凹部形成工程を説明するための図。
実施例の半導体装置の耐圧保持領域形成工程を説明するための図。
実施例の半導体装置のトレンチ形成工程を説明するための図。
実施例の半導体装置の底部領域形成工程を説明するための図。
【発明を実施するための形態】
【０００９】
本明細書が開示する一例の半導体装置では、前記各第２トレンチが前記第１トレンチよりも下側まで延びていてもよい。
【００１０】
このような構成では、第１底部領域よりも下側まで延びる第２底部領域をより容易に形成することができる。
（【００１１】以降は省略されています）

関連特許