特許ウォッチ

公開番号2024130805
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023040710
出願日2023-03-15
発明の名称積層型電子部品
出願人TDK株式会社
代理人インフォート弁理士法人,弁理士法人イトーシン国際特許事務所
主分類H03H 7/075 20060101AFI20240920BHJP(基本電子回路)
要約【課題】通過帯域に近い周波数領域に発生させた減衰極を、他の特性に影響を与えることなく制御する。
【解決手段】電子部品1は、共振器20と、積層された複数の誘電体層と、複数の導体とを含む積層体50とを備えている。複数の導体は、共振器20を構成するための導体層702と、減衰極を形成するための導体群とを含んでいる。導体層702は、第1の端部E1と、第2の端部E2とを有している。導体群は、第1の端部E1と第2の端部E2との間において導体層702に接続されると共に、インダクタL41を構成するためのインダクタ用導体と、キャパシタC41を構成するためのキャパシタ用導体とを含んでいる。
【選択図】図10
特許請求の範囲【請求項１】
第１の信号端子と、
第２の信号端子と、
回路構成上、前記第１の信号端子と前記第２の信号端子との間に設けられた共振器と、
前記第１の信号端子、前記第２の信号端子および前記共振器を一体化するための積層体であって、積層された複数の誘電体層と、複数の導体とを含む積層体とを備え、
前記複数の導体は、前記共振器を構成するための共振器用導体層と、前記第１の信号端子と前記第２の信号端子との間の通過減衰特性において減衰極を形成するための導体群とを含み、
前記共振器用導体層は、回路構成上前記第１の信号端子に最も近い第１の端部と、回路構成上前記第２の信号端子に最も近い第２の端部とを有し、
前記導体群は、前記第１の端部と前記第２の端部との間において前記共振器用導体層に接続されると共に、インダクタを構成するためのインダクタ用導体と、キャパシタを構成するためのキャパシタ用導体とを含むことを特徴とする積層型電子部品。
続きを表示（約 1,200 文字）【請求項２】
前記導体群は、回路構成上、前記第１の端部と前記第２の端部とを接続する経路とグランドとの間に設けられていることを特徴とする請求項１記載の積層型電子部品。
【請求項３】
前記共振器は、直列に接続された第１の部分および第２の部分を含み、
前記導体群は、前記第１の部分と前記第２の部分との接続点に接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項４】
前記共振器用導体層は、前記第１の端部を含む第１の領域と、前記第２の端部を含む第２の領域と、前記共振器用導体層の長手方向において前記第１の領域と前記第２の領域との間に配置された中央領域とを含み、
前記導体群は、前記中央領域に接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項５】
前記インダクタ用導体は、前記キャパシタ用導体に電気的に接続されていると共に、回路構成上、前記第１の端部と前記第２の端部とを接続する経路と前記キャパシタ用導体との間に設けられていることを特徴とする請求項１記載の積層型電子部品。
【請求項６】
前記インダクタ用導体は、複数の導体層と、前記複数の導体層を直列に接続するための複数のスルーホールとを含み、
前記複数の導体層の各々は、前記複数のスルーホールが接続される接続部分と、線路部分とを含み、
前記複数の導体層は、前記複数の誘電体層の積層方向において隣接する２つの導体層を含み、
前記２つの導体層は、前記積層方向から見たときに、前記２つの導体層の一方の前記線路部分と前記２つの導体層の他方の前記線路部分とが互いに重ならないように配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項７】
前記２つの導体層の一方の前記線路部分と前記２つの導体層の他方の前記線路部分は、互いに対称な形状を有していることを特徴とする請求項６記載の積層型電子部品。
【請求項８】
前記複数の導体は、更に、前記共振器を構成するための２つのスルーホール列であって、それぞれ複数のスルーホールが直列に接続されることによって構成されたスルーホール列を含み、
前記２つのスルーホール列の各々の一端は、前記共振器用導体層に電気的に接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項９】
前記導体群は、前記複数の誘電体層の積層方向に直交する一方向から見て、前記２つのスルーホール列の間に配置されていることを特徴とする請求項８記載の積層型電子部品。
【請求項１０】
更に、前記共振器を含むと共に回路構成上前記第１の信号端子と前記第２の信号端子との間に設けられたフィルタを備えたことを特徴とする請求項１ないし９のいずれかに記載の積層型電子部品。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、共振器を含む積層型電子部品に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。特に小型の通信装置に用いられるバンドパスフィルタには、小型化が求められる。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。
【０００３】
積層体を用いたバンドパスフィルタに用いられる共振器としては、例えば、特許文献１に開示されているように、導体層と複数のスルーホールとによって構成されたインダクタであって、複数の誘電体層の積層方向に直交する軸に巻回されたインダクタを含む共振器が知られている。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２２／０７１１９１号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
バンドパスフィルタには、通過帯域に近い周波数領域において、挿入損失が急峻に変化する特性が求められる場合がある。このような特性は、例えば、通過帯域に近い周波数領域に減衰極を発生させることで実現することができる。減衰極は、例えば、バンドパスフィルタを構成するインダクタの数やインダクタンスを調整したり、キャパシタの数やキャパシタンスを調整したりすることによって発生させることができる。しかし、この減衰極の周波数を制御しようとすると、通過帯域の特性や他の減衰極の周波数も変化してしまうため、所望の特性を実現することが難しかった。
【０００６】
上記の問題は、バンドパスフィルタに限らず、所定の通過帯域を有する積層型電子部品全般に当てはまる。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、通過帯域に近い周波数領域に発生させた減衰極を、他の特性に影響を与えることなく制御することができる積層型電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の積層型電子部品は、第１の信号端子と、第２の信号端子と、回路構成上、第１の信号端子と第２の信号端子との間に設けられた共振器と、第１の信号端子、第２の信号端子および共振器を一体化するための積層体であって、積層された複数の誘電体層と、複数の導体とを含む積層体とを備えている。複数の導体は、共振器を構成するための共振器用導体層と、第１の信号端子と第２の信号端子との間の通過減衰特性において減衰極を形成するための導体群とを含んでいる。共振器用導体層は、回路構成上第１の信号端子に最も近い第１の端部と、回路構成上第２の信号端子に最も近い第２の端部とを有している。導体群は、第１の端部と第２の端部との間において共振器用導体層に接続されると共に、インダクタを構成するためのインダクタ用導体と、キャパシタを構成するためのキャパシタ用導体とを含んでいる。
【発明の効果】
【０００９】
本発明の積層型電子部品では、第１の信号端子と第２の信号端子との間の通過減衰特性において減衰極を形成するための導体群が、第１の端部と第２の端部との間において共振器用導体層に接続されている。これにより、本発明によれば、通過帯域に近い周波数領域に発生させた減衰極を、他の特性に影響を与えることなく制御することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
本発明の一実施の形態に係る積層型電子部品の回路構成を示す回路図である。
本発明の一実施の形態に係る積層型電子部品の外観を示す斜視図である。
本発明の一実施の形態に係る積層型電子部品の積層体における１層目ないし３層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における４層目ないし６層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における７層目ないし９層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における１０層目ないし１４層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における１５層目ないし１８層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における１９層目ないし２１層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体における２２層目の誘電体層のパターン形成面を示す説明図である。
本発明の一実施の形態に係る積層型電子部品の積層体の内部を示す斜視図である。
本発明の一実施の形態に係る積層型電子部品の特性の一例を示す特性図である。
第１のシミュレーションの結果を示す特性図である。
第２のシミュレーションの結果を示す特性図である。
本発明の一実施の形態における共振器の変形例を示す特性図である。
本発明の一実施の形態における共振回路の変形例を示す特性図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許