特許ウォッチ

公開番号2024129618
公報種別公開特許公報(A)
公開日2024-09-27
出願番号2023038943
出願日2023-03-13
発明の名称半導体装置およびそれを備えた電子機器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G06F 21/75 20130101AFI20240919BHJP(計算;計数)
要約【課題】読み出されたデータの種別を特定しにくくする半導体装置及び電子機器を提供する。
【解決手段】信号伝達装置において、コントローラチップである半導体装置(200y)は、第1不揮発性メモリ(409)と、ロジック回路(403)と、を備える。ロジック回路(403)は、読み出し命令に応じて第1不揮発性メモリ(409)からデータを読み出す。ロジック回路(403)は、第1不揮発性メモリ(409)に記憶されているデータの少なくとも一部を、格納アドレス(SA)が特定されない状態で読み出す。
【選択図】図13
特許請求の範囲【請求項１】
第１不揮発性メモリと、
読み出し命令に応じて前記第１不揮発性メモリからデータを読み出し可能なように構成されているロジック回路と、
を備え、
前記ロジック回路は、前記第１不揮発性メモリに記憶されているデータの少なくとも一部を、格納アドレスが特定されない状態で読み出し可能なように構成されている半導体装置。
続きを表示（約 740 文字）【請求項２】
前記ロジック回路は、前記第１不揮発性メモリに記憶されているデータを、前記格納アドレスを削除した状態で読み出し可能なように構成されている請求項１に記載の半導体装置。
【請求項３】
相互間を絶縁しつつ信号伝達を行うように構成された第１チップ及び第２チップを備え、
前記第１不揮発性メモリは、前記第１チップに含まれ、
前記ロジック回路は、前記第１チップまたは前記第２チップのいずれかに含まれる請求項１に記載の半導体装置。
【請求項４】
前記第２チップは、第２不揮発性メモリを有し、
前記第１不揮発性メモリ及び前記第２不揮発性メモリのうち、一方に格納されるデータは他方にも格納される請求項３に記載の半導体装置。
【請求項５】
前記第１チップは、前記第１不揮発性メモリに記憶されたデータを読み出して格納可能な第１レジスタを有し、
前記第２チップは、前記第２不揮発性メモリに記憶されたデータを読み出して格納可能な第２レジスタを有し、
前記第１チップは、前記第２レジスタに格納されたデータを読み出して前記第１レジスタに格納したデータと比較して一致／不一致を判定可能である請求項４に記載の半導体装置。
【請求項６】
前記第１チップおよび前記第２チップに電気的に接続され、前記第１チップと前記第２チップとを絶縁素子を介して通信可能なように接続する第３チップを備える請求項３に記載の半導体装置。
【請求項７】
パワートランジスタと、
前記パワートランジスタのゲートを駆動する請求項１から６のいずれかに記載の半導体装置と、
を備える電子機器。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置およびそれを備えた電子機器に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、入出力間を絶縁しつつパルス信号を伝達する信号伝達装置は、様々なアプリケーション（電源装置またはモータ駆動装置など）に用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－１８８９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の信号伝達装置は、データの読み出しに関して、検討の余地があった。
【課題を解決するための手段】
【０００６】
本明細書中に開示されている半導体装置は、第１不揮発性メモリと、ロジック回路と、を備える。ロジック回路は、読み出し命令に応じて第１不揮発性メモリからデータを読み出し可能なように構成されている。ロジック回路は、第１不揮発性メモリに記憶されているデータの少なくとも一部を、格納アドレスが特定されない状態で読み出し可能なように構成されている。
【０００７】
本明細書中に開示されている電子機器は、パワートランジスタと、パワートランジスタのゲートを駆動する上記構成の半導体装置と、を備える。
【発明の効果】
【０００８】
本明細書中に開示されている半導体装置によれば、読み出されたデータの種別を特定しにくくすることが可能になる。
【図面の簡単な説明】
【０００９】
図１は、信号伝達装置の基本構成を示す図である。
図２は、トランスチップの基本構造を示す図である。
図３は、２チャンネル型のトランスチップとして用いられる半導体装置の斜視図である。
図４は、図３に示す半導体装置の平面図である。
図５は、図３の半導体装置において低電位コイルが形成された層を示す平面図である。
図６は、図３の半導体装置において高電位コイルが形成された層を示す平面図である。
図７は、図６に示すVIII-VIII線に沿う断面図である。
図８は、図７に示す領域XIIIの拡大図（分離構造）を示す図である。
図９は、トランスチップのレイアウト例を模式的に示す図である。
図１０は、比較例の信号伝達装置に係るコントローラチップと外部およびドライバチップとの間での信号の経路を示す概略図である。
図１１は、比較例の信号伝達装置に係るコントローラチップおよびドライバチップの構成を示すブロック図である。
図１２は、本開示の信号伝達装置に係るコントローラチップ２１０ｙと外部およびドライバチップ２２０との間での信号の経路を示す概略図である。
図１３は、本開示の信号伝達装置に係るコントローラチップ２１０ｙおよびドライバチップ２２０の構成を示すブロック図である。
図１４は、不揮発性メモリ４０７、４０９に記憶されたデータＢを示す概略図である。
図１５は、データ読み出しモードによって外部へ出力されたデータＢを示した概略図である。
図１６は、データ読み出しモードの制御フローを示すフローチャートである。
【発明を実施するための形態】
【００１０】
＜信号伝達装置（基本構成）＞
図１は、信号伝達装置の基本構成を示す図である。本構成例の信号伝達装置２００は、一次回路系２００ｐ（ＶＣＣ１－ＧＮＤ１系）と二次回路系２００ｓ（ＶＣＣ２－ＧＮＤ２系）との間を絶縁しつつ、一次回路系２００ｐから二次回路系２００ｓにパルス信号を伝達し、二次回路系２００ｓに設けられたスイッチ素子（不図示）のゲートを駆動する半導体集積回路装置（いわゆる絶縁ゲートドライバＩＣ）である。例えば、信号伝達装置２００は、コントローラチップ２１０と、ドライバチップ２２０と、トランスチップ２３０と、を単一のパッケージに封止して成る。
（【００１１】以降は省略されています）

関連特許