特許ウォッチ

公開番号2024118306
公報種別公開特許公報(A)
公開日2024-08-30
出願番号2023024662
出願日2023-02-20
発明の名称ゲートドライバ回路
出願人ローム株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20240823BHJP(電力の発電,変換,配電)
要約【課題】ゲートドライブ回路で内部生成されるデッドタイムの長さをゼロに近づける。
【解決手段】設定ピンRSETには、外部抵抗R1が接続される。ハイサイド用デッドタイム回路420は、第1ハイサイド制御信号SH1を受け、第2ハイサイド制御信号SH2を生成する。アナログ遅延回路422は、第1ハイサイド制御信号SH1を、外部抵抗R1の抵抗値に応じた遅延時間、遅延し、遅延ハイサイド制御信号SH1dを生成する。セレクタ424は、第1ハイサイド制御信号SH1と遅延ハイサイド制御信号SH1dと、を受け、設定ピンRSETの電気的状態に応じた一方を選択し、第2ハイサイド制御信号SH2として出力する。
【選択図】図2
特許請求の範囲【請求項１】
駆動対象のハイサイドトランジスタおよびローサイドトランジスタの状態を指定するそれぞれが二値の第１制御入力および第２制御入力を受け、前記第１制御入力および前記第２制御入力の信号レベルの組み合わせに応じて、前記ハイサイドトランジスタのオン、オフを規定する第１ハイサイド制御信号と、前記ローサイドトランジスタのオン、オフを規定する第１ローサイド制御信号と、を生成するロジック回路と、
外部抵抗を接続すべき設定ピンと、
前記第１ハイサイド制御信号を受け、第２ハイサイド制御信号を生成するハイサイド用デッドタイム回路と、
前記第１ローサイド制御信号を受け、第２ローサイド制御信号を生成するローサイド用デッドタイム回路と、
前記第１ハイサイド制御信号と、前記第２ハイサイド制御信号と、を受け、前記ハイサイドトランジスタのターンオフ動作のときに前記第１ハイサイド制御信号を選択し、前記ハイサイドトランジスタのターンオン動作のときに前記第２ハイサイド制御信号を選択するハイサイドセレクタと、
前記第１ローサイド制御信号と、前記第２ローサイド制御信号と、を受け、前記ローサイドトランジスタのターンオフ動作のときに前記第１ローサイド制御信号を選択し、前記ローサイドトランジスタのターンオン動作のときに前記第２ローサイド制御信号を選択するローサイドセレクタと、
を備え、
前記ハイサイド用デッドタイム回路は、
前記第１ハイサイド制御信号を、前記外部抵抗の抵抗値に応じた遅延時間、遅延し、遅延ハイサイド制御信号を生成するハイサイド用アナログ遅延回路と、
前記第１ハイサイド制御信号と、前記遅延ハイサイド制御信号と、を受け、前記設定ピンの電気的状態に応じた一方を選択し、前記第２ハイサイド制御信号として出力するハイサイド用セレクタと、
を含み、
前記ローサイド用デッドタイム回路は、
前記第１ローサイド制御信号を、前記外部抵抗の抵抗値に応じた遅延時間、遅延し、遅延ローサイド制御信号を生成するローサイド用アナログ遅延回路と、
前記第１ローサイド制御信号と、前記遅延ローサイド制御信号と、を受け、前記設定ピンの電気的状態に応じた一方を選択し、前記第２ローサイド制御信号として出力するローサイド用セレクタと、
を含む、ゲートドライバ回路。
続きを表示（約 560 文字）【請求項２】
前記外部抵抗の抵抗値に応じた充電電流を生成するアナログ調節回路をさらに備え、
前記ハイサイド用アナログ遅延回路および前記ローサイド用アナログ遅延回路はそれぞれ、充電電流によって充電されるキャパシタを含む、請求項１に記載のゲートドライバ回路。
【請求項３】
前記設定ピンの電圧をしきい値電圧と比較するコンパレータをさらに備え、
前記ハイサイド用セレクタおよび前記ローサイド用セレクタは前記コンパレータの出力に応じて制御される、請求項２に記載のゲートドライバ回路。
【請求項４】
前記アナログ調節回路は、
第１端が前記設定ピンと接続された内部抵抗と、
第１電極が、前記内部抵抗の第２端と接続されたトランジスタと、
第１入力に基準電圧を受け、第２入力に前記設定ピンの電圧を受け、出力が前記トランジスタの制御電極と接続されたオペアンプと、
を含む、請求項２または３に記載のゲートドライバ回路。
【請求項５】
モータの駆動用である、請求項１から３のいずれかに記載のゲートドライバ回路。
【請求項６】
ひとつの半導体基板に一体集積化される、請求項１から３のいずれかに記載のゲートドライバ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ゲートドライバ回路に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
単相ブリッジ回路、Ｈブリッジ回路、３相ブリッジ回路などのスイッチング回路は、ハイサイドアームとローサイドアームからなるレグを備える。ハイサイドアームおよびローサイドアームは、並列に接続されたパワートランジスタおよびフライホイルダイオードを備える。
【０００３】
各レグは、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態と、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態と、が切替可能である。ハイ出力状態からロー出力状態への遷移、あるいはロー出力状態からハイ出力状態への遷移の途中で、ハイサイドトランジスタとローサイドトランジスタが同時にオンとなると、貫通電流が流れる。この貫通電流を防止するため、ハイ出力状態からロー出力状態への遷移、あるいはロー出力状態からハイ出力状態への遷移には、ハイサイドトランジスタとローサイドトランジスタが両方オフであるハイインピーダンス状態が挿入される。このハイインピーダンス状態は、デッドタイムと呼ばれる。
【０００４】
スイッチング回路を駆動するゲートドライバ回路には、デッドタイムを自動で挿入する機能が実装される。またゲートドライバ回路は、デッドタイムの長さを設定するための設定ピンを備え、ユーザがデッドタイムの長さを外部から設定可能となっている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
デッドタイムの生成をゲードライバ回路に委ねずに、ゲートドライバ回路の外部のコントローラ回路において生成したい場合がある。従来このような場合、ゲートドライバ回路の内部のデッドタイムの長さがゼロとなるように、ユーザは、ゲートドライバ回路の設定ピンの状態を設定する。
【０００６】
しかしながら、従来のゲートドライバ回路は、内部で生成するデッドタイムの長さを完全にゼロとすることは難しかった。そのため、外部で設定されるデッドタイムに、非ゼロの内部のデッドタイムが加算されることとなり、デッドタイムが長くなってしまうという問題があった。長いデッドタイムは、効率の低下を招く。
【０００７】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ゲートドライブ回路で内部生成されるデッドタイム（内部デッドタイム）の長さをゼロに近づけることが可能なゲートドライバ回路の提供にある。
【課題を解決するための手段】
【０００８】
本開示のある態様はゲートドライバ回路に関する。ゲートドライバ回路は、駆動対象のハイサイドトランジスタおよびローサイドトランジスタの状態を指定するそれぞれが二値の第１制御入力および第２制御入力を受け、第１制御入力および第２制御入力の信号レベルの組み合わせに応じて、ハイサイドトランジスタのオン、オフを規定する第１ハイサイド制御信号と、ローサイドトランジスタのオン、オフを規定する第１ローサイド制御信号と、を生成するロジック回路と、外部抵抗を接続すべき設定ピンと、第１ハイサイド制御信号を受け、第２ハイサイド制御信号を生成するハイサイド用デッドタイム回路と、第１ローサイド制御信号を受け、第２ローサイド制御信号を生成するローサイド用デッドタイム回路と、第１ハイサイド制御信号と、第２ハイサイド制御信号と、を受け、ハイサイドトランジスタのターンオフ動作のときに第１ハイサイド制御信号を選択し、ハイサイドトランジスタのターンオン動作のときに第２ハイサイド制御信号を選択するハイサイドセレクタと、第１ローサイド制御信号と、第２ローサイド制御信号と、を受け、ローサイドトランジスタのターンオフ動作のときに第１ローサイド制御信号を選択し、ローサイドトランジスタのターンオン動作のときに第２ローサイド制御信号を選択するローサイドセレクタと、を備える。ハイサイド用デッドタイム回路は、第１ハイサイド制御信号を、外部抵抗の抵抗値に応じた遅延時間、遅延し、遅延ハイサイド制御信号を生成するハイサイド用アナログ遅延回路と、第１ハイサイド制御信号と、遅延ハイサイド制御信号と、を受け、設定ピンの電気的状態に応じた一方を選択し、第２ハイサイド制御信号として出力するハイサイド用セレクタと、を含む。ローサイド用デッドタイム回路は、第１ローサイド制御信号を、外部抵抗の抵抗値に応じた遅延時間、遅延し、遅延ローサイド制御信号を生成するローサイド用アナログ遅延回路と、第１ローサイド制御信号と、遅延ローサイド制御信号と、を受け、設定ピンの電気的状態に応じた一方を選択し、第２ローサイド制御信号として出力するローサイド用セレクタと、を含む。
【０００９】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００１０】
本開示のある態様によれば、ゲートドライバ回路の内部のデッドタイムをゼロに近づけることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許