特許ウォッチ

公開番号2024115470
公報種別公開特許公報(A)
公開日2024-08-26
出願番号2023021185
出願日2023-02-14
発明の名称電子部品
出願人TDK株式会社
代理人インフォート弁理士法人,弁理士法人イトーシン国際特許事務所
主分類H03H 7/01 20060101AFI20240819BHJP(基本電子回路)
要約【課題】第1の本体の表面のうち、第2の本体が搭載される部分を平坦にする。
【解決手段】電子部品1は、第1の本体50と、第1の本体50に搭載された第2の本体80とを備えている。第1の本体50は、共通端子2と、第1の信号端子3と、第2の信号端子4と、それぞれ積層方向Tに直交する方向に延びる軸を中心に巻回された複数のインダクタL10,L12,L13,L21を含んでいる。第2の本体80は、弾性波素子31～33を含んでいる。複数のインダクタL10,L12,L13,L21は、積層方向から見て、第2の本体80の少なくとも一部を囲むように配置されている。
【選択図】図14
特許請求の範囲【請求項１】
積層された複数の誘電体層を含む第１の本体と、
前記第１の本体に搭載された第２の本体とを備え、
前記第１の本体は、更に、
共通端子と、
少なくとも１つの信号端子と、
回路構成上、前記共通端子と前記少なくとも１つの信号端子との間に設けられると共に、それぞれ前記複数の誘電体層の積層方向に直交する方向に延びる軸を中心に巻回された複数のインダクタとを含み、
前記第２の本体は、回路構成上、前記共通端子と前記少なくとも１つの信号端子との間に設けられた搭載素子を含み、
前記複数のインダクタは、前記積層方向から見て、前記第２の本体の少なくとも一部を囲むように配置されていることを特徴とする電子部品。
続きを表示（約 1,000 文字）【請求項２】
前記少なくとも１つの信号端子は、第１の信号端子と第２の信号端子とを含み、
前記第１の本体は、更に、回路構成上前記共通端子と前記第１の信号端子との間に設けられた第１のフィルタと、回路構成上前記共通端子と前記第２の信号端子との間に設けられると共に前記搭載素子を含む第２のフィルタとを含むことを特徴とする請求項１記載の電子部品。
【請求項３】
前記第１のフィルタは、前記複数のインダクタのうちの少なくとも１つのインダクタを含むことを特徴とする請求項２記載の電子部品。
【請求項４】
前記第２のフィルタは、前記複数のインダクタのうちの少なくとも１つのインダクタを含むことを特徴とする請求項２記載の電子部品。
【請求項５】
前記第２の本体は、前記積層方向から見て、前記第２のフィルタの一部と重なることを特徴とする請求項２記載の電子部品。
【請求項６】
前記第２のフィルタは、前記積層方向から見て前記第２の本体と重ならない第１の素子と、前記積層方向から見て前記第２の本体と重なる第２の素子とを含み、
前記第１の素子は、回路構成上、前記第２の素子よりも前記搭載素子からより遠い位置に設けられていることを特徴とする請求項２記載の電子部品。
【請求項７】
前記第２のフィルタは、前記積層方向と交差する平面に沿って延在する平面型インダクタを含むことを特徴とする請求項２記載の電子部品。
【請求項８】
前記第１のフィルタは、前記複数のインダクタのうちの少なくとも１つのインダクタを含み、
前記少なくとも１つのインダクタは、前記第２の本体に最も近い導体層を含み、
前記平面型インダクタは、前記積層方向において、前記少なくとも１つのインダクタの前記導体層よりも、前記第２の本体からより遠い位置に配置されていることを特徴とする請求項７記載の電子部品。
【請求項９】
前記第１の本体は、更に、前記第１の本体と前記第２の本体との間の電気的な接続に用いられる複数の端子と、前記複数の端子のうちの少なくとも１つとグランドとを電気的に接続するグランド導体とを含み、
前記グランド導体は、前記第１のフィルタと前記第２のフィルタとの間に設けられていることを特徴とする請求項２記載の電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、第１の本体に第２の本体が搭載された電子部品に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
小型移動体通信機器では、システムおよび使用周波数帯域が異なる複数のアプリケーションで共通に使用されるアンテナを設け、このアンテナが送受信する複数の信号を、分波器を用いて分離する構成が広く用いられている。
【０００３】
一般的に、第１の周波数帯域内の周波数の第１の信号と、第１の周波数帯域よりも高い第２の周波数帯域内の周波数の第２の信号を分離する分波器は、共通ポートと、第１の信号ポートと、第２の信号ポートと、共通ポートから第１の信号ポートに至る第１の信号経路に設けられた第１のフィルタと、共通ポートから第２の信号ポートに至る第２の信号経路に設けられた第２のフィルタとを備えている。
【０００４】
特許文献１には、分波器としてダイプレクサとデュプレクサを備えたフロントエンドモジュールが開示されている。ダイプレクサは、それぞれ集積用多層基板の内部または表面上の導体層を用いて構成された複数のインダクタおよび複数のキャパシタを含んでいる。デュプレクサは、弾性表面波素子を用いて構成されている。弾性表面波素子は、集積用多層基板の上に直接または実装基板を介して搭載されている。集積用多層基板は、複数の誘電体層が積層されて構成された積層体である。
【先行技術文献】
【特許文献】
【０００５】
特開２００４－３２６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の集積用多層基板のように、他の部品が搭載される積層体では、積層体の搭載面が平坦であることが望ましい。ここで、積層体の内部に、導体構造体型のインダクタを設けることを考える。導体構造体型のインダクタとは、導体層と複数のスルーホールとによって構成されたインダクタであって、複数の誘電体層の積層方向に直交する軸に巻回されたインダクタである。導体構造体型のインダクタは、直列に接続された複数のスルーホールよりなる柱状導体を含んでいる。
【０００７】
上記の積層体は、例えば、以下のようにして形成される。まず、後に複数の誘電体層になる複数のセラミックグリーンシートを作製する。各セラミックグリーンシートには、後に複数の導体層になる複数の焼成前導体層と、後に複数のスルーホールになる複数の焼成前スルーホールが形成されている。次に、複数のセラミックグリーンシートを積層して、グリーンシート積層体を作製する。次に、このグリーンシート積層体を切断して、焼成前積層体を作製する。次に、この焼成前積層体におけるセラミックと導体を低温同時焼成工程によって焼成して、積層体を完成させる。
【０００８】
一般的に、焼成工程において、誘電体層の収縮率とスルーホールの収縮率は、互いに異なっている。そのため、積層体の内部に導体構造体型のインダクタを設けた場合には、柱状導体に起因して、積層体の表面に凹凸が生じる場合があるという問題があった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、第１の本体の表面のうち、第２の本体が搭載される部分を平坦にすることが可能な電子部品を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の電子部品は、積層された複数の誘電体層を含む第１の本体と、第１の本体に搭載された第２の本体とを備えている。第１の本体は、更に、共通端子と、少なくとも１つの信号端子と、回路構成上、共通端子と少なくとも１つの信号端子との間に設けられると共に、それぞれ複数の誘電体層の積層方向に直交する方向に延びる軸を中心に巻回された複数のインダクタとを含んでいる。第２の本体は、回路構成上、共通端子と少なくとも１つの信号端子との間に設けられた搭載素子を含んでいる。複数のインダクタは、積層方向から見て、第２の本体の少なくとも一部を囲むように配置されている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許