特許ウォッチ

公開番号2024060122
公報種別公開特許公報(A)
公開日2024-05-02
出願番号2022167255
出願日2022-10-19
発明の名称半導体モジュール
出願人株式会社日立パワーデバイス
代理人ポレール弁理士法人
主分類H01L 23/12 20060101AFI20240424BHJP(基本的電気素子)
要約【課題】
パワー半導体チップを有する半導体モジュールにおいて、チップ搭載エリアの省スペース化を実現しつつ、チップ接合用はんだの信頼性確保を実現する半導体モジュールを提供する。
【解決手段】
回路配線パターン20の端部と半導体チップ23とが近接する領域において、回路配線パターン20は、半導体チップ23の方向に凹んだ凹部34を有しており、回路配線パターン20は、回路配線パターン20の凹部34が設けられていない部分の端面と半導体チップ23との距離L1が0.5mm未満である辺が存在し、距離L1が0.5mm未満である回路配線パターン20の辺では、半導体チップ23の辺の中央部33と角部32との間の領域に凹部34が設けられているとともに、半導体チップ23の辺の中央部33と角部32には凹部34が設けられていない。
【選択図】図1
特許請求の範囲【請求項１】
ベースと、前記ベースの上に接合された絶縁基板と、前記絶縁基板上に形成された回路配線パターンと、前記回路配線パターン上に形成されたはんだ層と、前記はんだ層上に接合された半導体チップと、を有する半導体モジュールにおいて、
平面視したとき、前記半導体チップは、前記半導体チップを構成する四辺のうちの少なくとも一辺が前記回路配線パターンの端部と近接するように配置され、
前記回路配線パターンの端部と前記半導体チップとが近接する領域において、前記回路配線パターンは、前記半導体チップの方向に凹んだ凹部を有しており、
前記回路配線パターンは、前記回路配線パターンの前記凹部が設けられていない部分の端面と前記半導体チップとの距離Ｌ１が０．５ｍｍ未満である辺が存在し、
前記距離Ｌ１が０．５ｍｍ未満である前記回路配線パターンの前記辺では、前記半導体チップの辺の中央部と角部との間の領域に前記凹部が設けられているとともに、前記半導体チップの前記辺の前記中央部と前記角部には前記凹部が設けられていないことを特徴とする半導体モジュール。
続きを表示（約 850 文字）【請求項２】
請求項１において、
平面視したとき、前記凹部の深さ方向の距離Ｌ２が０．０５ｍｍ以上、０．５ｍｍ未満であることを特徴とする半導体モジュール。
【請求項３】
請求項１において、
断面視したとき、前記凹部は、上面と下面の位置がほぼ一致する形状であることを特徴とする半導体モジュール。
【請求項４】
請求項１において、
断面視したとき、前記凹部は、上面が下面より後退した湾曲形状であることを特徴とする半導体モジュール。
【請求項５】
請求項１において、
断面視したとき、前記凹部が設けられた領域における前記回路配線パターンの厚さが、前記凹部が設けられていない領域における前記回路配線パターンの厚さよりも薄いことを特徴とする半導体モジュール。
【請求項６】
請求項１において、
前記回路配線パターンは、前記半導体チップの前記辺の前記中央部と一方の前記角部との間に少なくとも１つの前記凹部を有し、前記半導体チップの前記辺の前記中央部と他方の前記角部との間に少なくとも１つの前記凹部を有することを特徴とする半導体モジュール。
【請求項７】
請求項６において、
前記回路配線パターンは、前記半導体チップの前記辺の前記中央部と一方の前記角部との間に少なくとも２つの前記凹部を有し、前記半導体チップの前記辺の前記中央部と他方の前記角部との間に少なくとも２つの前記凹部を有することを特徴とする半導体モジュール。
【請求項８】
請求項１において、
前記半導体チップを複数個有し、少なくとも１個の前記半導体チップにおいて、前記距離Ｌ１が０．５ｍｍ未満であることを特徴とする半導体モジュール。
【請求項９】
請求項１において、
前記半導体チップの少なくとも二辺において、前記距離Ｌ１が０．５ｍｍ未満であることを特徴とする半導体モジュール。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体モジュールの構造に係り、特に、ＩＧＢＴ等のパワー半導体チップを有する半導体モジュールの実装構造に適用して有効な技術に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
近年、風力発電等の発電システムや鉄道、さらには電気自動車、ハイブリッド自動車等に搭載される電力制御装置として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体チップを有する半導体モジュールの需要が拡大しており、小型高出力密度化を実現するモジュール構造の開発が益々重要となっている。
【０００３】
一方、ＩＧＢＴ等のパワー半導体チップを有する半導体モジュールは、使用される動作条件に応じたチップ発熱によって、温度の上昇、下降が生じる。この温度の上昇、下降によって半導体モジュールの内部構造や実装構造は、熱応力を受けて劣化が進む。そのため、半導体モジュールの信頼性評価試験の１つとして、電流のＯＮ／ＯＦＦを繰り返すことによる熱応力に対する耐性を評価するパワーサイクル試験が行われている。パワーサイクル試験では、パワー半導体チップに大きな電力を印加し、チップの自己発熱と冷却を繰り返すことで、線膨張係数が異なる各部材の熱応力に対する耐性を評価する。パワーサイクル試験は、チップ、基板、はんだ、ボンディングワイヤ、封止樹脂等の耐久性や接合信頼性の評価に利用される。
【０００４】
また、本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１の図１および要約には、課題として、「本発明は半導体装置の小型化と信頼性の向上を低コストで両立させた半導体装置およびその製造方法の提供を目的とする。」ことが記載されており、解決手段として、「本発明に係る半導体装置は、セラミック基板１と、セラミック基板１表面に配置された複数の回路パターン１ａと、少なくとも１つの回路パターン１ａの表面に配置された半導体素子２と、セラミック基板１、複数の回路パターン１ａおよび半導体素子２を封止する封止樹脂４と、を備え、隣接する回路パターン１ａの対向する側面にはアンダーカット部１ａａが形成され、アンダーカット部１ａａにおいて、回路パターン１ａのセラミック基板１に接する面の端部１２よりも、回路パターン１ａの表面の端部１１の方が当該回路パターン１ａの外側に突出しており、アンダーカット部１ａａにも封止樹脂４が充填されることを特徴とする。」ことが記載されている。
【０００５】
そして、特許文献１の段落０００９には、「隣接する回路パターンの対向する側面にアンダーカット部を設けることにより、回路パターンの表面の面積を縮小することなく、回路パターンの底面の面積を縮小することが可能である。よって、回路パターン表面の機能的に必要な面積を確保し、かつ、絶縁に必要な回路パターン間の間隔を確保することができる。つまり、絶縁性を低下させることなく、回路パターン間の間隔をより狭くすることが可能なため、回路パターンが形成されるセラミック基板の面積を縮小することが可能となり、半導体装置の小型化が可能である。」ことが記載されており、特許文献１の段落００１０には、「アンダーカット部にも封止樹脂が充填され、セラミック基板と封止樹脂の密着性が向上するため、封止樹脂の剥離が抑制され、半導体装置の信頼性が向上する。」ことが記載されている。
【０００６】
さらに、特許文献１の図３および段落００４３には、「回路パターン１ａの外周に沿って凹凸１ａｄを形成することによって、回路パターン１ａが封止樹脂４に接触する面積が増大する。接触面積が増大することによって、回路パターン１ａと封止樹脂４との密着性が向上するため、半導体装置の信頼性が向上する。」ことが記載されている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１５－７０１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
現在のパワー半導体チップを有する半導体モジュールは、ＩＧＢＴ等のパワー半導体チップがチップ接合用はんだによってセラミック製の絶縁基板に接合され、その絶縁基板が基板接合用はんだによってベース上に接合され、ベースの上面に樹脂製のケースが固定される実装構造が主流となっている。樹脂製のケースは、パワー半導体チップと絶縁基板を囲んでおり、ケースの内部には封止材であるシリコーンゲルが充填される。絶縁基板は、窒化アルミニウム材などのセラミック材の上下面に、銅（Ｃｕ）材などで作製された回路配線パターンと下面導体層が形成されている。チップ接合用はんだには、Ｐｂ系はんだやＳｎ系はんだなどが用いられている。パワーサイクル試験では、チップ接合用はんだは、はんだよりも線膨張係数（以下、αと称す）が小さいシリコンチップと、シリコンチップよりもαが大きい銅の回路配線パターンに挟まれた構造であるため、パワーサイクル試験等の温度変動時にひずみが発生し、はんだ端部にき裂が発生することがわかっている。
【０００９】
ここで、半導体モジュールに対しては、小型・高出力密度化の要望が強く、小型化のためには、チップ搭載エリアの省スペース化も必要である。具体的には、半導体チップ端部をなるべく回路配線パターン端部に近づけて搭載する必要が生じている。しかし、半導体チップ端部を回路配線パターン端部に近づけた場合、後述の通り、はんだに発生するひずみが増大し、パワーサイクル試験でのはんだ寿命が短くなる可能性があることがわかった。
【００１０】
図１０は、従来の半導体モジュールに搭載される絶縁基板の上面図である。
（【００１１】以降は省略されています）

関連特許