特許ウォッチ

公開番号2024043383
公報種別公開特許公報(A)
公開日2024-03-29
出願番号2022148551
出願日2022-09-16
発明の名称逐次比較型A/Dコンバータ
出願人ローム株式会社
代理人個人,個人
主分類H03M 1/08 20060101AFI20240322BHJP(基本電子回路)
要約【課題】精度よく信号を変換できる逐次比較型A/Dコンバータを提供する。
【解決手段】逐次比較型A/Dコンバータ1は、デジタル入力に応じたアナログの出力電圧を生成するD/Aコンバータ20と、アナログ入力信号に応じた電圧を、D/Aコンバータ20の出力電圧と比較する比較器4と、デジタル入力をD/Aコンバータ20に入力する制御回路6と、を備える。D/Aコンバータ20は、比較器4に接続された出力線240および出力線240にそれぞれ接続された複数のキャパシタ241～247を含む容量型D/A変換回路24と、出力線240に接続されたアイソレーションキャパシタ260と、電流源30と、を有する。電流源30は、制御回路6によるD/Aコンバータ20へのデジタル入力の入力と同期して、アイソレーションキャパシタ260を介して出力線240に電流信号を出力する。
【選択図】図4
特許請求の範囲【請求項１】
デジタル入力に応じたアナログの出力電圧を生成するＤ／Ａコンバータと、
アナログ入力信号に応じた電圧を、前記Ｄ／Ａコンバータの出力電圧と比較する比較器と、
前記デジタル入力を前記Ｄ／Ａコンバータに入力する制御回路と、を備え、
前記Ｄ／Ａコンバータは、前記比較器に接続された出力線および前記出力線にそれぞれ接続された複数のキャパシタを含む容量型Ｄ／Ａ変換回路と、前記出力線に接続されたアイソレーションキャパシタと、電流源と、を有し、
前記電流源は、前記制御回路による前記Ｄ／Ａコンバータへの前記デジタル入力の入力と同期して、前記アイソレーションキャパシタを介して前記出力線に電流信号を出力する、
逐次比較型Ａ／Ｄコンバータ。
続きを表示（約 1,200 文字）【請求項２】
前記アイソレーションキャパシタは、前記容量型Ｄ／Ａ変換回路のスケーリングキャパシタである、
請求項１に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項３】
前記逐次比較型Ａ／Ｄコンバータは、前記アナログ入力信号を（Ｍ＋Ｎ）ビット（ここで、Ｍ，Ｎは正の整数）のデジタル出力信号に変換し、
前記Ｄ／Ａコンバータは、前記アイソレーションキャパシタを介して前記容量型Ｄ／Ａ変換回路に接続された抵抗型Ｄ／Ａ変換回路をさらに有し、
前記抵抗型Ｄ／Ａ変換回路は、下位側のＭビットに対応する信号を前記出力線に出力し、
前記容量型Ｄ／Ａ変換回路は、上位側のＮビットに対応する信号を前記出力線に出力する、
請求項２に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項４】
前記逐次比較型Ａ／Ｄコンバータは、前記アナログ入力信号を（Ｍ＋Ｎ）ビット（ここで、Ｍ，Ｎは正の整数）のデジタル出力信号に変換し、
前記Ｄ／Ａコンバータは、前記容量型Ｄ／Ａ変換回路を第１の容量型Ｄ／Ａ変換回路とするとき、前記アイソレーションキャパシタを介して前記第１の容量型Ｄ／Ａ変換回路に接続された第２の容量型Ｄ／Ａ変換回路をさらに有し、
前記第１の容量型Ｄ／Ａ変換回路は、上位側のＭビットに対応する信号を前記出力線に出力し、
前記第２の容量型Ｄ／Ａ変換回路は、下位側のＮビットに対応する信号を前記出力線に出力する、
請求項２に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項５】
前記電流源は、前記電流信号の波形を調整できるように構成されている、
請求項１に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項６】
前記電流源は、電流を吐き出すソース回路および電流を吸い込むシンク回路を有し、
前記ソース回路は、Ｐチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成された第１のトランジスタと、Ｐチャネル型のＭＯＳＦＥＴで構成された複数の第２のトランジスタとを有し、
前記シンク回路は、Ｎチャネル型のＭＯＳＦＥＴで構成された第３のトランジスタと、Ｎチャネル型のＭＯＳＦＥＴで構成された複数の第４のトランジスタとを有し、
前記複数の第２のトランジスタのそれぞれは、前記第１のトランジスタとカレントミラー回路を形成し、
前記複数の第４のトランジスタのそれぞれは、前記第３のトランジスタとカレントミラー回路を形成する、
請求項５に記載の逐次比較型Ａ／Ｄコンバータ。
【請求項７】
前記デジタル入力は、前記複数のキャパシタのそれぞれに供給される電圧を制御するための制御信号を含み、
前記電流源は、前記制御信号に応じた波形を有する前記電流信号を出力する、
請求項５に記載の逐次比較型Ａ／Ｄコンバータ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、逐次比較型Ａ／Ｄコンバータに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
アナログ信号をデジタル信号に変換する逐次比較型ＡＤＣ（Ａ／Ｄコンバータ）が知られている。逐次比較型ＡＤＣでは、標本化したアナログ入力信号と、ＤＡＣ（Ｄ／Ａコンバータ）から出力される信号とを比較器によって逐次比較し、その比較結果に基づいてデジタル信号を出力する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１９２０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＤＡＣから出力される信号を切り替える際に、ＤＡＣにおけるスイッチング動作によって過渡応答信号が発生する。逐次比較型ＡＤＣの変換速度が速くなると、この過渡応答信号が比較器による信号の比較動作に影響を与える可能性がある。
【０００５】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、精度よく信号を変換できる逐次比較型ＡＤＣを提供することにある。
【課題を解決するための手段】
【０００６】
本開示のある態様の逐次比較型Ａ／Ｄコンバータは、デジタル入力に応じたアナログの出力電圧を生成するＤ／Ａコンバータと、アナログ入力信号に応じた電圧を、Ｄ／Ａコンバータの出力電圧と比較する比較器と、デジタル入力をＤ／Ａコンバータに入力する制御回路と、を備える。Ｄ／Ａコンバータは、比較器に接続された出力線および出力線にそれぞれ接続された複数のキャパシタを含む容量型Ｄ／Ａ変換回路と、出力線に接続されたアイソレーションキャパシタと、電流源と、を有する。電流源は、制御回路によるＤ／Ａコンバータへのデジタル入力の入力と同期して、アイソレーションキャパシタを介して出力線に電流信号を出力する。
【０００７】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【発明の効果】
【０００８】
本開示によれば、精度よく信号を変換できる逐次比較型ＡＤＣを提供できる。
【図面の簡単な説明】
【０００９】
図１は、本開示の一実施形態に係る逐次比較型ＡＤＣの構成を示す図である。
図２は、参考例に係るＤＡＣの構成を示す回路図である。
図３は、参考例に係るＤＡＣを用いた場合の逐次比較型ＡＤＣの動作例を示すタイミングチャートである。
図４は、本開示の一実施形態に係るＤＡＣを示す回路図である。
図５は、同実施形態に係る電流源の構成を示す回路図である。
図６は、同実施形態に係る電流源が出力する電流信号を説明するためのタイミングチャートである。
図７は、同実施形態に係る逐次比較型ＡＤＣの効果を説明するための図である。
図８は、第１変形例に係るＤＡＣの構成を示す回路図である。
図９は、第２変形例に係る逐次比較型ＡＤＣの構成を示す図である。
【発明を実施するための形態】
【００１０】
（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
（【００１１】以降は省略されています）

関連特許