特許ウォッチ

公開番号2024039516
公報種別公開特許公報(A)
公開日2024-03-22
出願番号2022144126
出願日2022-09-09
発明の名称半導体装置およびスイッチング回路
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/0812 20060101AFI20240314BHJP(基本電子回路)
要約【課題】耐圧オーバーを抑制可能な半導体装置を提供する。
【解決手段】スイッチングトランジスタM1は、GaNチップに形成されるGaN-HEMT(HighElectronMobilityTransistor)である。インピーダンス素子である抵抗R1は、第1ゲート端子G1とスイッチングトランジスタM1のゲートの間に接続される。第1整流素子D1は、第1ゲート端子G1とスイッチングトランジスタM1のゲートの間に抵抗R1と並列に、アノードがスイッチングトランジスタM1のゲート側となる向きで接続される。第2整流素子D2は、第1ゲート端子G1とスイッチングトランジスタM1のゲートの間に抵抗R1と並列に、カソードがスイッチングトランジスタM1のゲート側となる向きで接続される。
【選択図】図1
特許請求の範囲【請求項１】
ＧａＮチップと、
前記ＧａＮチップ上に形成されるＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるスイッチングトランジスタと、
前記スイッチングトランジスタのドレインと接続されたドレイン端子と、
前記スイッチングトランジスタのソースと接続されたソース端子と、
第１ゲート端子と、
前記第１ゲート端子と前記スイッチングトランジスタのゲートの間に接続されたインピーダンス素子と、
前記第１ゲート端子と前記スイッチングトランジスタの前記ゲートの間に前記インピーダンス素子と並列に、アノードが前記スイッチングトランジスタの前記ゲート側となる向きで接続された第１整流素子と、
前記第１ゲート端子と前記スイッチングトランジスタの前記ゲートの間に前記インピーダンス素子と並列に、カソードが前記スイッチングトランジスタの前記ゲート側となる向きで接続された第２整流素子と、
を備える、半導体装置。
続きを表示（約 400 文字）【請求項２】
前記ＧａＮ－ＨＥＭＴの前記ゲートと直接接続される第２ゲート端子をさらに備える請求項１に記載の半導体装置。
【請求項３】
前記第１整流素子および前記第２整流素子はそれぞれ、ゲートドレイン間をショートしたＧａＮ－ＨＥＭＴである、請求項１または２に記載の半導体装置。
【請求項４】
前記インピーダンス素子は、抵抗である、請求項１または２に記載の半導体装置。
【請求項５】
スイッチングトランジスタン
前記インピーダンス素子は、ゲートソース間をショートしたノーマリオンのＧａＮ－ＨＥＭＴである、請求項１または２に記載の半導体装置。
【請求項６】
請求項１または２に記載の半導体装置と、
前記半導体装置の前記スイッチングトランジスタを駆動するゲート駆動回路と、
を備える、スイッチング回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ＤＣ／ＤＣコンバータや、ＡＣ／ＤＣコンバータ、インバータをはじめとするパワーエレクトロニクスの分野において、ハーフブリッジ回路やフルブリッジ回路などのスイッチング回路が用いられる。
【０００３】
パワーエレクトロニクス分野では、スイッチング回路に使用されるスイッチングデバイスとして、従来のＳｉデバイスからＧａＮデバイスへの移行が進められている。ＧａＮデバイスはＳｉデバイスに比べてオン抵抗が小さいことから、高効率動作が可能である。また、スイッチング損失が小さいことから、スイッチング周波数を高めることができ、これにより、付随するインダクタなどのサイズを小さくでき、装置を小型化できるという利点をもたらす。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２０／００４４５５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このように、ＧａＮ－ＨＥＭＴは、Ｓｉ－ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に比べて優れた特性を有するが、ゲート耐圧が低いという問題がある。具体的にはＳｉ－ＭＯＳＦＥＴは、ゲートソース間しきい値電圧が２～４Ｖであるのに対して、ゲート耐圧は±２０Ｖ程度である。一方、ＧａＮ－ＨＥＭＴは、しきい値電圧が０．６～２．５Ｖ程度であるのに対して、ゲート耐圧が、２～１０Ｖと低い。
【０００６】
ＧａＮ－ＨＥＭＴのゲート信号の伝送経路上に、寄生インダクタが存在すると、リンギングによってゲート電圧が跳ね上がり、耐圧を超えるおそれがある。
【０００７】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、耐圧オーバーを抑制可能な半導体装置の提供にある。
【課題を解決するための手段】
【０００８】
本開示のある態様の半導体装置は、ＧａＮチップと、ＧａＮチップ上に形成されるＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）であるスイッチングトランジスタと、スイッチングトランジスタのドレインと接続されたドレイン端子と、スイッチングトランジスタのソースと接続されたソース端子と、第１ゲート端子と、第１ゲート端子とスイッチングトランジスタのゲートの間に接続されたインピーダンス素子と、第１ゲート端子とスイッチングトランジスタのゲートの間にインピーダンス素子と並列に、アノードがスイッチングトランジスタのゲート側となる向きで接続された第１整流素子と、第１ゲート端子とスイッチングトランジスタのゲートの間にインピーダンス素子と並列に、カソードがスイッチングトランジスタのゲート側となる向きで接続された第２整流素子と、を備える。
【０００９】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００１０】
本開示のある態様によれば、ゲート電圧が耐圧を超えるのを抑制できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許