TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024047046
公報種別公開特許公報(A)
公開日2024-04-05
出願番号2022152458
出願日2022-09-26
発明の名称圧電発振器
出願人日本電波工業株式会社
代理人
主分類H03B 5/32 20060101AFI20240329BHJP(基本電子回路)
要約【課題】32.768kHzの信号を2出力、及びMHzの信号を1出力生成することが可能な圧電発振器を提供する。
【解決手段】圧電発振器10は、第1圧電振動子61aが接続される圧電端子60a、60b、第1圧電振動子用の発振回路61、発振回路の第1周波数信号を出力する出力端子60c、第1周波数より低周波の第2周波数信号を生成するCR発振回路63、及び、第2周波数信号を出力する出力端子60dを備える半導体チップ60と、第2圧電振動子用の圧電端子70a、70b、第2圧電振動子用の発振回路73、発振回路の出力信号を分周する分周回路75、分周回路の出力信号を出力する出力端子70c、及び、圧電端子70a、70bのうちの一方を分周回路の入力に接続している内部配線70dを備える第2半導体チップ70と、圧電振動子61aと、第1半導体チップ及び第2半導体チップ間を接続している所定の配線11と、を備える。
【選択図】図1
特許請求の範囲【請求項1】
第1圧電振動子が接続される第1圧電端子及び第2圧電端子、前記第1圧電振動子用の発振回路、前記発振回路の出力である第1周波数信号を出力する第1出力端子、記第1周波数より低周波の第2周波数信号を生成する信号生成回路、及び、前記第2周波数信号を出力する第2出力端子を備える第1半導体チップと、
第2圧電振動子用の第3圧電端子及び第4圧電端子、前記第2圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第3出力端子、及び、前記第3圧電端子及び前記第4圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第2半導体チップと、
当該第1圧電振動子と、
前記第3圧電端子及び前記第4圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第1出力端子を接続している配線と、
を備えたことを特徴とする圧電発振器。
続きを表示(約 510 文字)【請求項2】
前記第1圧電振動子が、MHz帯で振動するものであり、
前記分周回路が、前記MHz帯の第1圧電振動子からkHz帯の信号を生成する分周段を有するものであり、
前記信号生成回路がkHz帯の信号を生成するものであること
を特徴とする請求項1に記載の圧電発振器。
【請求項3】
前記圧電発振器は、前記第1半導体チップ及び前記第2半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記第1半導体チップ及び前記第2半導体チップは、前記第1出力端子と、前記第3圧電端子及び前記第4圧電端子のうちの前記分周回路に接続されている圧電端子とが、最近接するように、前記基板上又は前記容器内に配置してあること
を特徴とする請求項1に記載の圧電発振器。
【請求項4】
前記圧電発振器は、前記第1半導体チップ及び前記第2半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記基板又は容器の、前記第2出力端子と前記第3出力端子との間に当たる領域に、グランド配線を引き回してあること
を特徴とする請求項1に記載の圧電発振器。

発明の詳細な説明【技術分野】
【0001】
本発明は、既存の半導体チップを使用して、32.768kHzの信号を2出力、及びMHzの信号を1出力生成する圧電発振器に関する。
続きを表示(約 3,300 文字)【背景技術】
【0002】
基準発振信号を生成するために、圧電発振器、典型的には水晶発振器を用いることが知られている。その中でも、時計に使用される32.768kHzの発振信号を生成する圧電発振器について、特許文献1、非特許文献1及び特許文献2に記載されている。
先ず、特許文献1には、水晶発振回路から生成されるMHz帯の第1信号と、CR発振回路から生成される32kHz帯の第2信号と、を生成出来る圧電発振器の例が記載されている。また、非特許文献1には、特許文献2に開示された圧電発振器のより具体的な製品例が記載されている。特許文献2及び非特許文献1に記載の圧電発振器、特に非特許文献1に記載の圧電発振器内の半導体チップ部は、簡単にブロック図化すると、図5(a)に示すものである。すなわち、半導体チップ60は、外付けされる圧電振動子61aと協働して発振部を構成する発振回路61と、CR発振回路63とを備えるものである。
また、特許文献2には、外部からの信号または自身が持つ発振部の信号のいずれかを出力する発振部と、発振部の信号を分周する分周器と、を備える圧電発振器の例が記載されている。特許文献2に記載の圧電発振器の半導体チップ部は、簡単にブロック図化すると、図5(b)に示すものである。すなわち、特許文献2に記載されている半導体チップ70は、外部の周波数信号を受ける入力部71と、圧電振動子73aを備える発振回路73と、分周回路75とを備えている(特許文献2の段落0006)。この半導体チップ70は、入力部71に所定精度の信号が入力されている場合、その信号を分周回路75に出力し、そうで無い場合、発振回路73の出力信号を、分周回路75に出力する(特許文献2の段落0018、0019)。分周回路75は、発振回路73から出力される信号の分周信号である32.768KHzの信号を外部に出力する(特許文献2の段落0024)。
【先行技術文献】
【特許文献】
【0003】
特許第5266168号公報
セイコーNPC株式会社ホームページ,7701シリーズ[2波出力水晶発振器用IC],[online],[2022年9月26日検索],インターネット<URL:https://www.npc.co.jp/products/444>
特開2018-011163号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、例えば付加機能がある時計用に圧電発振器を使用する際、時刻を刻むための32.768kHz出力の圧電発振器と、付加機能として例えばストップウォッチ等に使用するための32.768kHz出力の圧電発振器と、の2つのkHz出力の圧電発振器が必要になる。しかも、その時計の内部に備わる通信手段のため、MHz帯の所定周波数の信号を出力する圧電発振器も必要になる。
このような要求を実現するため、カスタムの半導体チップを作る策も考えられるが、カスタム化に要する費用が嵩むとか、カスタムの半導体チップの開発期間が必要等の問題点がある。
別の策として、図5(a)及び(b)に示した半導体チップをそれぞれ用いることも考えられる。しかし、その策の場合は、圧電振動子が2個必要になるという問題点がある。
【0005】
本発明は上記の点に鑑みなされたものであり、従ってこの出願の目的は、32.768kHzの信号を2出力、及びMHzの信号を1出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供することにある。
【課題を解決するための手段】
【0006】
この目的の達成を図るため、この出願に係る発明者は、既に完成している半導体チップの利用法を鋭意検討した。詳細には、図5(a)及び(b)に示された2種類の半導体チップの使用法を鋭意検討したところ、これらの半導体チップ間の接続関係を工夫することによって上記課題を解決出来ることを見出した。
従って、この発明の圧電発振器によれば、第1圧電振動子が接続される第1圧電端子及び第2圧電端子、前記第1圧電振動子用の発振回路、前記発振回路の出力である第1周波数信号を出力する第1出力端子、前記第1周波数より低周波の第2周波数信号を生成する信号生成回路、及び、前記第2周波数信号を出力する第2出力端子を備える第1半導体チップと、
第2圧電振動子用の第3圧電端子及び第4圧電端子、前記第2圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第3出力端子、及び、前記第3圧電端子及び前記第4圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第2半導体チップと、
当該第1圧電振動子と、
前記第3圧電端子及び前記第4圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第1出力端子を接続している配線と、
を備えたことを特徴とする。
この圧電発振器の発明を実施するにあたり、前記圧電発振器は、前記第1半導体チップ及び前記第2半導体チップを平面的に実装している基板を備え、かつ、
前記基板の、前記第2出力端子と、前記第3出力端子との間に、グランド配線を引き回してあること
が好ましい。
【発明の効果】
【0007】
この発明の圧電発振器によれば、第2圧電振動子は用いずに第1圧電振動子のみを用い、かつ、第1半導体チップにおいて生じる第1圧電振動子の発振出力を第2半導体チップの分周回路に入力しこの分周回路を活用することによって、目的とする3つの信号を生成出来る。従って、圧電振動子の使用数を少なくすることが出来、然も、新たな半導体チップを開発する手間が省け、開発コストがかからない。これらのことから、32.768kHzの信号を2出力、及びMHzの信号を1出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供出来る。
グランド配線を設ける構成の場合、第2出力端子と、第3出力端子との間にグランド配線を引き回すことで、出力信号同士を切り離すことが出来、出力信号の干渉防止の効果が得られる。
【図面の簡単な説明】
【0008】
本発明の実施形態の圧電発振器10を説明するためのブロック図である。
(a)図は、本発明の実施形態の圧電発振器10の上面図、(b)図は、本発明の実施形態の圧電発振器10の断面図である。
図2(a)の部品搭載部の詳細を示した図である。
(a)図は、本発明の他の実施形態の圧電発振器10の上面図、(b)図は、本発明の他の実施形態の圧電発振器10の断面図である。
(a)図は、既存の2出力半導体チップのブロック図、(b)図は、既存の1出力半導体チップのブロック図である。
【発明を実施するための形態】
【0009】
以下、図面を参照してこの発明の圧電発振器の実施形態についてそれぞれ説明する。
なお、説明に用いる各図はこの発明を理解出来る程度に概略的に示してあるにすぎない。また、説明に用いる各図において、同様な構成成分については同一の番号を付して示し、その説明を省略する場合もある。また、従来と同様な構成成分については従来と同一の番号を付して示し、その説明を省略する場合もある。また、以下の説明で述べる形状、材質等はこの発明の範囲内の好適例に過ぎない。従って、本発明は以下の実施形態のみに限定されるものではない。
【0010】
図1は、実施形態の圧電発振器10を説明するブロック図である。圧電発振器10は、第1半導体チップ60と、第2半導体チップ70と、第1圧電振動子61aと、所定の配線11と、を備えている。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

個人
D型フリップフロップ
2か月前
オンキヨー株式会社
電子機器
2か月前
日本電波工業株式会社
圧電発振器
2か月前
日本電波工業株式会社
水晶発振器
1日前
太陽誘電株式会社
電子部品
19日前
日本無線株式会社
歪補償装置
3か月前
富士電機株式会社
半導体装置
1日前
住友電気工業株式会社
増幅器
1か月前
日本電波工業株式会社
圧電デバイス
2か月前
日本無線株式会社
歪補償装置
3か月前
アズビル株式会社
AD変換回路
2か月前
コーデンシ株式会社
信号増幅装置
19日前
ローム株式会社
差動増幅回路
2か月前
ローム株式会社
半導体集積回路
1か月前
JRCモビリティ株式会社
PLL回路
2か月前
台灣晶技股ふん有限公司
懸垂型共振器
2か月前
ローム株式会社
D級アンプ回路
27日前
富士通株式会社
増幅装置及び増幅方法
15日前
ローム株式会社
半導体集積回路
1か月前
個人
パワーデバイス制御用HVICの安全回路
1か月前
エイブリック株式会社
ボルテージフォロワ回路
1か月前
株式会社小野測器
センサ信号変換器
1か月前
株式会社村田製作所
マルチプレクサ
2か月前
富士電機株式会社
半導体モジュール
2か月前
国立大学法人東海国立大学機構
電力増幅器
1か月前
株式会社村田製作所
マルチプレクサ
2か月前
日本電波工業株式会社
水晶振動子用の水晶ウエハ
6日前
三菱電機株式会社
調整装置、調整方法
19日前
ミツミ電機株式会社
半導体集積回路装置
1か月前
株式会社NTTドコモ
リニアライザ
1か月前
富士フイルム株式会社
電子機器
1か月前
国立大学法人東海国立大学機構
高周波電力増幅器
2か月前
日本電気株式会社
原子発振器
1か月前
セイコーエプソン株式会社
振動素子
2か月前
ニチコン株式会社
信号入出力装置
2か月前
ルネサスエレクトロニクス株式会社
耐圧制御回路
27日前
続きを見る