特許ウォッチ

公開番号2024047046
公報種別公開特許公報(A)
公開日2024-04-05
出願番号2022152458
出願日2022-09-26
発明の名称圧電発振器
出願人日本電波工業株式会社
代理人
主分類H03B 5/32 20060101AFI20240329BHJP(基本電子回路)
要約【課題】32.768kHzの信号を2出力、及びMHzの信号を1出力生成することが可能な圧電発振器を提供する。
【解決手段】圧電発振器10は、第1圧電振動子61aが接続される圧電端子60a、60b、第1圧電振動子用の発振回路61、発振回路の第1周波数信号を出力する出力端子60c、第1周波数より低周波の第2周波数信号を生成するCR発振回路63、及び、第2周波数信号を出力する出力端子60dを備える半導体チップ60と、第2圧電振動子用の圧電端子70a、70b、第2圧電振動子用の発振回路73、発振回路の出力信号を分周する分周回路75、分周回路の出力信号を出力する出力端子70c、及び、圧電端子70a、70bのうちの一方を分周回路の入力に接続している内部配線70dを備える第2半導体チップ70と、圧電振動子61aと、第1半導体チップ及び第2半導体チップ間を接続している所定の配線11と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１圧電振動子が接続される第１圧電端子及び第２圧電端子、前記第１圧電振動子用の発振回路、前記発振回路の出力である第１周波数信号を出力する第１出力端子、記第１周波数より低周波の第２周波数信号を生成する信号生成回路、及び、前記第２周波数信号を出力する第２出力端子を備える第１半導体チップと、
第２圧電振動子用の第３圧電端子及び第４圧電端子、前記第２圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第３出力端子、及び、前記第３圧電端子及び前記第４圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第２半導体チップと、
当該第１圧電振動子と、
前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第１出力端子を接続している配線と、
を備えたことを特徴とする圧電発振器。
続きを表示（約 510 文字）【請求項２】
前記第１圧電振動子が、ＭＨｚ帯で振動するものであり、
前記分周回路が、前記ＭＨｚ帯の第１圧電振動子からｋＨｚ帯の信号を生成する分周段を有するものであり、
前記信号生成回路がｋＨｚ帯の信号を生成するものであること
を特徴とする請求項１に記載の圧電発振器。
【請求項３】
前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記第１半導体チップ及び前記第２半導体チップは、前記第１出力端子と、前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子とが、最近接するように、前記基板上又は前記容器内に配置してあること
を特徴とする請求項１に記載の圧電発振器。
【請求項４】
前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板又は容器を備え、かつ、
前記基板又は容器の、前記第２出力端子と前記第３出力端子との間に当たる領域に、グランド配線を引き回してあること
を特徴とする請求項１に記載の圧電発振器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、既存の半導体チップを使用して、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成する圧電発振器に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
基準発振信号を生成するために、圧電発振器、典型的には水晶発振器を用いることが知られている。その中でも、時計に使用される３２．７６８ｋＨｚの発振信号を生成する圧電発振器について、特許文献１、非特許文献１及び特許文献２に記載されている。
先ず、特許文献１には、水晶発振回路から生成されるＭＨｚ帯の第１信号と、ＣＲ発振回路から生成される３２ｋＨｚ帯の第２信号と、を生成出来る圧電発振器の例が記載されている。また、非特許文献１には、特許文献２に開示された圧電発振器のより具体的な製品例が記載されている。特許文献２及び非特許文献１に記載の圧電発振器、特に非特許文献１に記載の圧電発振器内の半導体チップ部は、簡単にブロック図化すると、図５（ａ）に示すものである。すなわち、半導体チップ６０は、外付けされる圧電振動子６１ａと協働して発振部を構成する発振回路６１と、ＣＲ発振回路６３とを備えるものである。
また、特許文献２には、外部からの信号または自身が持つ発振部の信号のいずれかを出力する発振部と、発振部の信号を分周する分周器と、を備える圧電発振器の例が記載されている。特許文献２に記載の圧電発振器の半導体チップ部は、簡単にブロック図化すると、図５（ｂ）に示すものである。すなわち、特許文献２に記載されている半導体チップ７０は、外部の周波数信号を受ける入力部７１と、圧電振動子７３ａを備える発振回路７３と、分周回路７５とを備えている（特許文献２の段落０００６）。この半導体チップ７０は、入力部７１に所定精度の信号が入力されている場合、その信号を分周回路７５に出力し、そうで無い場合、発振回路７３の出力信号を、分周回路７５に出力する（特許文献２の段落００１８、００１９）。分周回路７５は、発振回路７３から出力される信号の分周信号である３２．７６８ＫＨｚの信号を外部に出力する（特許文献２の段落００２４）。
【先行技術文献】
【特許文献】
【０００３】
特許第５２６６１６８号公報
セイコーＮＰＣ株式会社ホームページ,７７０１シリーズ[２波出力水晶発振器用ＩＣ],[online],[2022年9月26日検索],インターネット＜URL：https://www.npc.co.jp/products/444＞
特開２０１８－０１１１６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば付加機能がある時計用に圧電発振器を使用する際、時刻を刻むための３２．７６８ｋＨｚ出力の圧電発振器と、付加機能として例えばストップウォッチ等に使用するための３２．７６８ｋＨｚ出力の圧電発振器と、の２つのｋＨｚ出力の圧電発振器が必要になる。しかも、その時計の内部に備わる通信手段のため、ＭＨｚ帯の所定周波数の信号を出力する圧電発振器も必要になる。
このような要求を実現するため、カスタムの半導体チップを作る策も考えられるが、カスタム化に要する費用が嵩むとか、カスタムの半導体チップの開発期間が必要等の問題点がある。
別の策として、図５（ａ）及び（ｂ）に示した半導体チップをそれぞれ用いることも考えられる。しかし、その策の場合は、圧電振動子が２個必要になるという問題点がある。
【０００５】
本発明は上記の点に鑑みなされたものであり、従ってこの出願の目的は、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供することにある。
【課題を解決するための手段】
【０００６】
この目的の達成を図るため、この出願に係る発明者は、既に完成している半導体チップの利用法を鋭意検討した。詳細には、図５（ａ）及び（ｂ）に示された２種類の半導体チップの使用法を鋭意検討したところ、これらの半導体チップ間の接続関係を工夫することによって上記課題を解決出来ることを見出した。
従って、この発明の圧電発振器によれば、第１圧電振動子が接続される第１圧電端子及び第２圧電端子、前記第１圧電振動子用の発振回路、前記発振回路の出力である第１周波数信号を出力する第１出力端子、前記第１周波数より低周波の第２周波数信号を生成する信号生成回路、及び、前記第２周波数信号を出力する第２出力端子を備える第１半導体チップと、
第２圧電振動子用の第３圧電端子及び第４圧電端子、前記第２圧電振動子用の発振回路、前記発振回路の出力信号を分周する分周回路、前記分周回路の出力信号を出力する第３出力端子、及び、前記第３圧電端子及び前記第４圧電端子のうちの一方を前記分周回路の入力に接続している内部配線を備える第２半導体チップと、
当該第１圧電振動子と、
前記第３圧電端子及び前記第４圧電端子のうちの前記分周回路に接続されている圧電端子並びに前記第１出力端子を接続している配線と、
を備えたことを特徴とする。
この圧電発振器の発明を実施するにあたり、前記圧電発振器は、前記第１半導体チップ及び前記第２半導体チップを平面的に実装している基板を備え、かつ、
前記基板の、前記第２出力端子と、前記第３出力端子との間に、グランド配線を引き回してあること
が好ましい。
【発明の効果】
【０００７】
この発明の圧電発振器によれば、第２圧電振動子は用いずに第１圧電振動子のみを用い、かつ、第１半導体チップにおいて生じる第１圧電振動子の発振出力を第２半導体チップの分周回路に入力しこの分周回路を活用することによって、目的とする３つの信号を生成出来る。従って、圧電振動子の使用数を少なくすることが出来、然も、新たな半導体チップを開発する手間が省け、開発コストがかからない。これらのことから、３２．７６８ｋＨｚの信号を２出力、及びＭＨｚの信号を１出力生成出来る圧電発振器であって、既存の技術を利用し、かつ、圧電振動子の使用数を削減出来る圧電発振器を提供出来る。
グランド配線を設ける構成の場合、第２出力端子と、第３出力端子との間にグランド配線を引き回すことで、出力信号同士を切り離すことが出来、出力信号の干渉防止の効果が得られる。
【図面の簡単な説明】
【０００８】
本発明の実施形態の圧電発振器１０を説明するためのブロック図である。
（ａ）図は、本発明の実施形態の圧電発振器１０の上面図、（ｂ）図は、本発明の実施形態の圧電発振器１０の断面図である。
図２（ａ）の部品搭載部の詳細を示した図である。
（ａ）図は、本発明の他の実施形態の圧電発振器１０の上面図、（ｂ）図は、本発明の他の実施形態の圧電発振器１０の断面図である。
（ａ）図は、既存の２出力半導体チップのブロック図、（ｂ）図は、既存の１出力半導体チップのブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照してこの発明の圧電発振器の実施形態についてそれぞれ説明する。
なお、説明に用いる各図はこの発明を理解出来る程度に概略的に示してあるにすぎない。また、説明に用いる各図において、同様な構成成分については同一の番号を付して示し、その説明を省略する場合もある。また、従来と同様な構成成分については従来と同一の番号を付して示し、その説明を省略する場合もある。また、以下の説明で述べる形状、材質等はこの発明の範囲内の好適例に過ぎない。従って、本発明は以下の実施形態のみに限定されるものではない。
【００１０】
図１は、実施形態の圧電発振器１０を説明するブロック図である。圧電発振器１０は、第１半導体チップ６０と、第２半導体チップ７０と、第１圧電振動子６１ａと、所定の配線１１と、を備えている。
（【００１１】以降は省略されています）

関連特許