特許ウォッチ

公開番号2024050225
公報種別公開特許公報(A)
公開日2024-04-10
出願番号2022156949
出願日2022-09-29
発明の名称ドハティ増幅装置
出願人富士通株式会社
代理人弁理士法人酒井国際特許事務所
主分類H03F 1/32 20060101AFI20240403BHJP(基本電子回路)
要約【課題】調整時間を短縮化できるドハティ増幅装置を提供する。
【解決手段】ドハティ増幅装置は、歪補償部から歪補償後の入力信号を第1の信号及び第2の信号に分配する分配部と、第1の信号を増幅する第1の増幅部と、第2の信号を増幅する第2の増幅部を有する。ドハティ増幅装置は、第1の増幅部からの第1の信号と第2の増幅部からの第2の信号とを合成する合成部と、分配部と第1の増幅部又は第2の増幅部との間に配置され、分配部からの第1の信号又は第2の信号の位相遅延値を調整する調整部を有する。調整部は、合成部から出力する出力信号及び歪補償部に入力する入力信号に基づき、入力信号の参照電力に対する出力信号のゲインの関係を示す特性を算出する。調整部は、算出した特性を参照電力のレベルに応じて複数の領域に分類し、領域毎にゲインの統計値を算出し、領域毎の統計値に基づき、無線特性が最良となる位相遅延値を調整部に設定する。
【選択図】図2
特許請求の範囲【請求項１】
入力信号を歪補償する歪補償部から歪補償後の入力信号を第１の信号及び第２の信号に分配する分配部と、
前記第１の信号を増幅する第１の増幅部と、
前記第２の信号を増幅する第２の増幅部と、
前記第１の増幅部からの前記第１の信号と前記第２の増幅部からの前記第２の信号とを合成する合成部と、
前記分配部と前記第１の増幅部又は前記第２の増幅部との間に配置され、前記分配部からの第１の信号又は第２の信号の位相遅延値を調整する調整部と、
を有し、
前記調整部は、
前記合成部から出力する出力信号及び前記歪補償部に入力する前記入力信号に基づき、前記入力信号の参照電力に対する前記出力信号のゲインの関係を示す特性を算出する第１の算出部と、
算出した前記特性を前記参照電力のレベルに応じて複数の領域に分類する分類部と、
分類された前記領域毎に前記ゲインの統計値を算出する第２の算出部と、
算出した前記領域毎の前記統計値に基づき、無線特性が最良となる位相遅延値を前記調整部に設定する決定部と、
を有することを特徴とするドハティ増幅装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１の算出部は、
前記歪補償部にて歪補償未適用の状態で所定の位相遅延値を調整部に設定した後、前記合成部から出力する出力信号及び前記歪補償部に入力する前記入力信号に基づき、前記特性を算出することを特徴とする請求項１に記載のドハティ増幅装置。
【請求項３】
前記第１の算出部は、
前記特性としてＡＭ－ＡＭ（ｇａｉｎ）特性を算出することを特徴とする請求項２に記載のドハティ増幅装置。
【請求項４】
前記調整部は、
前記第１の信号又は前記第２の信号の位相値を調整する位相調整部と、
前記位相調整部と直列に接続し、前記第１の信号又は前記第２の信号の遅延値を調整する遅延調整部と、を有し、
前記分類部は、
前記特性内の参照電力のレベルに応じてＬｏｗ領域、前記Ｌｏｗ領域のレベルよりも高いＨｉｇｈ領域及び、前記Ｈｉｇｈ領域のレベルよりも高いＰｅａｋ領域に分類し、
前記決定部は、
前記Ｐｅａｋ領域の統計値であるゲイン平均値が最大となる設定位相値を前記位相調整部に設定すると共に、
前記Ｈｉｇｈ領域又は前記Ｐｅａｋ領域の統計値であるゲイン平均値が最大となる設定遅延値を前記遅延調整部に設定することを特徴とする請求項１に記載のドハティ増幅装置。
【請求項５】
前記決定部は、
前記Ｐｅａｋ領域のゲインの低下を少なく、かつ、前記Ｈｉｇｈ領域及び前記Ｌｏｗ領域の前記ゲインのバラツキを小さくして前記無線特性が最良となるように前記位相遅延値を前記調整部に設定することを特徴とする請求項４に記載のドハティ増幅装置。
【請求項６】
前記第１の算出部は、
当該ドハティ増幅装置の製品出荷前の所定タイミングで前記歪補償部にて歪補償未適用の状態で所定の位相遅延値を前記調整部に設定した後、前記合成部から出力する出力信号及び前記歪補償部に入力する前記入力信号に基づき、前記特性を算出することを特徴とする請求項１に記載のドハティ増幅装置。
【請求項７】
前記調整部は、
前記位相調整部又は前記遅延調整部に直列に接続し、前記第１の信号又は前記第２の信号の振幅パターンを調整する振幅調整部をさらに有することを特徴とする請求項４に記載のドハティ増幅装置。
【請求項８】
前記調整部は、
前記位相調整部又は前記遅延調整部に直列に接続し、前記第１の信号又は前記第２の信号の振幅周波数補正パターンを調整する振幅周波数調整部をさらに有することを特徴とする請求項４に記載のドハティ増幅装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ドハティ増幅装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
従来、移動通信システムの基地局を始めとする種々の電子装置において、送信電力を増幅する電力増幅器が用いられている。特に近年では、通信の高速化に伴い、消費電力の抑制等の観点から、より高い効率で送信電力を増幅することが期待されている。増幅器の効率は、出力飽和状態（非線形状態）において、最も高いことが知られており、これに対応した増幅器として、ドハティ増幅器が広く普及している。
【０００３】
図２８Ａは、従来のドハティ増幅器１００の一例を示す説明図である。図２８Ａに示すドハティ増幅器１００は、キャリア増幅器（ＣＡ：Carrier Amplifier）１０１と、ＣＡ１０１と並列に接続されたピーク増幅器（ＰＡ：Peak Amplifier）１０２と、を有する。更に、ドハティ増幅器１００は、第１のλ／４線路１０３と、第２のλ／４線路１０４と、第３のλ／４線路１０５とを有する。ＣＡ１０１は、常時動作するＡＢ級バイアスのアンプである。ＰＡ１０２は、ドハティ増幅器１００への入力電力が所定値以上の場合にのみオンとなるＣ級バイアスのアンプである。第１のλ／４線路１０３は、ＣＡ１０１の出力段に接続され、ＣＡ１０１の出力側インピーダンスを変換するための線路である。第２のλ／４線路１０４は、ＰＡ１０２の入力段に接続され、第１のλ／４線路１０３に起因したＣＡ１０１とＰＡ１０２との位相差を補償して同相とするための線路である。第３のλ／４線路１０５は、ドハティ増幅器１００と負荷Ｚ
０
との整合回路である。
【０００４】
図２８Ｂは、入力電力が所定値未満の場合のドハティ増幅器１００の動作の一例を示す説明図である。例えば、入力電力が所定値未満の場合、ＣＡ１０１はＯＮ状態、ＰＡ１０２は、Ｃ級バイアスのため、ＯＦＦとなるため、ＣＡ１０１との合成点からＰＡ１０２側を見た出力インピーダンスは理想的にはオープンとなる。ＣＡ１０１の出力端から見た負荷インピーダンスは、インピーダンスＺ
０
の第１のλ／４線路１０３を介してＺ
０
/２の負荷を見るため、第１のλ／４線路１０３がインピーダンス変換回路として動作することで２Ｚ
０
となる。ＣＡ１０１は負荷インピーダンスが２Ｚ
０
の場合、飽和電力は下がるが高効率に動作するよう設計されている。
【０００５】
図２８Ｃは、入力電力が所定値以上の場合のドハティ増幅器１００の動作の一例を示す説明図である。例えば、入力電力が所定値以上の場合、ＣＡ１０１及びＰＡ１０２両方がＯＮ状態となる。ＣＡ１０１及びＰＡ１０２は、出力負荷Ｚ
０
/２が接続された状態でＣＡ１０１及びＰＡ１０２が見る負荷インピーダンスはＺ
０
となる。ＣＡ１０１の出力段にある第１のλ／４線路１０３のインピーダンスはＺ
０
であるためインピーダンス変換は行われず、ＣＡ１０１の出力端から見た負荷インピーダンスもＺ
０
となる。ＣＡ１０１の出力端から見た負荷インピーダンスがＺ
０
の場合、ＣＡ１０１及びＰＡ１０２では飽和電力が大きくなるよう設計されているため、ドハティ増幅器１００として所望の飽和電力を出力することになる。
【０００６】
しかしながら、従来のドハティ増幅器１００では、高効率であるものの、入力電力に対して出力電力のゲイン及び位相が変化してしまうため、ドハティ増幅器１００の線形性が良くない。そこで、線形性を補償する技術としてディジタルプリディストーション（ＤＰＤ：Digital Predistortion）が知られている。図２９は、従来のドハティ増幅装置１５０の一例を示す説明図である。図２９に示すドハティ増幅装置１５０は、ドハティ増幅部１５１と、ドハティ増幅部１５１の前段に配置されたＤＰＤ１５２と、ＤＡＣ（Digital Analog Convertor）１５３と、ドライバアンプ１５４と、ＡＤＣ（Analog Digital Convertor）１５５とを有する。
【０００７】
ドハティ増幅部１５１は、ＣＡ１６１と、ＰＡ１６２と、第１のλ／４線路１６３と、第２のλ／４線路１６４と、第３のλ／４線路１６５とを有する。ＣＡ１６１は、常時動作するＡＢ級バイアスのアンプである。ＰＡ１６２は、入力電力が所定値以上の場合にのみオンとなるＣ級バイアスのアンプである。第１のλ／４線路１６３は、ＣＡ１６１の出力段に接続され、ＣＡ１６１の出力側インピーダンスを変換するための線路である。第２のλ／４線路１６４は、ＰＡ１６２の入力段に接続され、第１のλ／４線路に起因したＣＡ１６１とＰＡ１６２との位相差を補償するための線路である。第３のλ／４線路１６５は、ＣＡ１６１とＰＡ１６２との出力を合成するインピーダンスと後段のインピーダンスとを整合させている線路である。
【０００８】
入力電力が所定値未満の場合、ＣＡ１６１の出力端から見た負荷インピーダンスは、インピーダンスＺ
０
の第１のλ／４線路１６３を介して出力負荷Ｚ
０
/２を見るため、第１のλ／４線路１６３がインピーダンス変換回路として動作することで２Ｚ
０
となる。これに対して、例えば、入力電力が所定値以上の場合、ＣＡ１６１及びＰＡ１６２は、出力負荷Ｚ
０
/２が接続された状態でＣＡ１６１及びＰＡ１６２が見る負荷インピーダンスはＺ
０
となる。ＣＡ１６１の出力段にある第１のλ／４線路１６３のインピーダンスはＺ
０
であるためインピーダンス変換は行われず、ＣＡ１６１の出力端から見た負荷インピーダンスもＺ
０
となる。その結果、ドハティ増幅部１５１は、ＣＡ１６１で増幅した信号と、ＰＡ１６２で増幅した信号とを合成して出力することになる。
【０００９】
ＤＰＤ１５２は、第１のキャプチャ部１５２Ａと、第２のキャプチャ部１５２Ｂと、演算部１５２Ｃと、歪補償部１５２Ｄとを有する。第１のキャプチャ部１５２Ａは、入力信号の一部をＲＥＦ（Reference）信号として抽出する。第２のキャプチャ部１５２Ｂは、ドハティ増幅部１５１の出力段から出力信号の一部をＦＢ(Feedback)信号として抽出する。演算部１５２Ｃは、第１のキャプチャ部１５２Ａで抽出したＲＥＦ信号と、第２のキャプチャ部１５２Ｂで抽出したＦＢ信号との差分が無くなるように歪補償係数を算出し、算出した歪補償係数を歪補償部１５２Ｄに設定する。歪補償部１５２Ｄは、設定された歪補償係数に基づき、ＲＥＦ信号とドハティ増幅部１５１の出力段のＦＢ信号との差分が無くなるように入力信号の非線形歪を補償する。その結果、ドハティ増幅部１５１の出力段での出力信号の線形性を確保できる。
【００１０】
ＤＡＣ１５３は、ＤＰＤ１５２内の歪補償部１５２Ｄで補償後の入力信号をアナログ変換し、アナログ変換後の入力信号をドライバアンプ１５４に出力する。ドライバアンプ１５４は、入力信号を規定レベルまで増幅し、増幅後の入力信号をドハティ増幅部１５１に出力する。
（【００１１】以降は省略されています）

関連特許