特許ウォッチ

公開番号2024040843
公報種別公開特許公報(A)
公開日2024-03-26
出願番号2022145465
出願日2022-09-13
発明の名称差動増幅器
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03F 3/45 20060101AFI20240318BHJP(基本電子回路)
要約【課題】差動増幅器の出力に発生し得るオフセット電圧を低減する。
【解決手段】差動増幅器(1)は、第1トランジスタ(M1)及び第2トランジスタ(M2)を含む第1差動入力対を備える第1差動増幅回路(A1)と、第1入力信号に基づく第1信号を前記第1トランジスタの制御端子に供給し第2入力信号に基づく第2信号を前記第2トランジスタの制御端子に供給するか、前記第1信号を前記第2トランジスタの制御端子に供給し前記第2信号を前記第1トランジスタの制御端子に供給するか、を切り替えるように構成された第1切替回路(B1)と、を備える。
【選択図】図1A
特許請求の範囲【請求項１】
第１トランジスタ及び第２トランジスタを含む第１差動入力対を備える第１差動増幅回路と、
第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路と、
を備える、差動増幅器。
続きを表示（約 1,300 文字）【請求項２】
第３トランジスタ及び第４トランジスタを含む第２差動入力対を備える第２差動増幅回路と、
前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給するか、前記第１入力信号を前記第４トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第３トランジスタの制御端子に供給するか、を切り替えるように構成された第２切替回路と、
をさらに備え、
前記第１切替回路は、前記第２差動増幅回路と前記第１差動増幅回路との間に設けられる、請求項１に記載の差動増幅器。
【請求項３】
第５トランジスタ及び第６トランジスタを含む第３差動入力対を備える第３差動増幅回路と、
前記第２入力信号を前記第５トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第６トランジスタの制御端子に供給するか、前記第２入力信号を前記第６トランジスタの制御端子に供給し前記第３差動増幅回路の出力を前記第５トランジスタの制御端子に供給するか、を切り替えるように構成された第３切替回路と、
をさらに備え、
前記第１切替回路は、前記第２差動増幅回路及び前記第３差動増幅回路と前記第１差動増幅回路との間に設けられる、請求項２に記載の差動増幅器。
【請求項４】
前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは同相である、請求項２に記載の差動増幅器。
【請求項５】
前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは互いにずれている、請求項２に記載の差動増幅器。
【請求項６】
前記第１切替回路は、第１チョッピング信号に基づき動作し、
前記第２切替回路は、第２チョッピング信号に基づき動作し、
前記第１チョッピング信号の位相と前記第２チョッピング信号の位相とは逆相である、請求項２に記載の差動増幅器。
【請求項７】
前記第１切替回路が、前記第１信号を前記第１トランジスタの制御端子に供給し前記第２信号を前記第２トランジスタの制御端子に供給するとき、
前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する、請求項２に記載の差動増幅器。
【請求項８】
前記第１切替回路が、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するとき、
前記第２切替回路が、前記第１入力信号を前記第３トランジスタの制御端子に供給し前記第２差動増幅回路の出力を前記第４トランジスタの制御端子に供給する、請求項２に記載の差動増幅器。
【請求項９】
前記差動増幅器は電流センサである、請求項１～８のいずれか一項に記載の差動増幅器。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、差動増幅器に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１では、入力間に発生するオフセットひいては出力に発生するオフセット電圧を低減できる差動増幅器が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開平４－２７１６０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１で提案されている差動増幅器は、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備える構成であることが必要であるという制約がある。
【０００５】
そのため、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備える構成の差動増幅器、一対のトランジスタのエミッタ間を抵抗によって結合した差動対を備えない構成の差動増幅器のいずれであっても、差動増幅器の出力に発生し得るオフセット電圧を低減することができる技術が望まれていた。
【課題を解決するための手段】
【０００６】
本明細書中に開示されている差動増幅器は、第１トランジスタ及び第２トランジスタを含む第１差動入力対を備える第１差動増幅回路と、第１入力信号に基づく第１信号を前記第１トランジスタの制御端子に供給し第２入力信号に基づく第２信号を前記第２トランジスタの制御端子に供給するか、前記第１信号を前記第２トランジスタの制御端子に供給し前記第２信号を前記第１トランジスタの制御端子に供給するか、を切り替えるように構成された第１切替回路と、を備える。
【発明の効果】
【０００７】
本明細書中に開示されている発明によれば、差動増幅器の出力に発生し得るオフセット電圧を低減することができる。
【図面の簡単な説明】
【０００８】
図１Ａは、第１実施形態に係る差動増幅器の概略構成を示す図である。
図１Ｂは、差動増幅回路の一構成例を示す図である。
図２は、第１チョッピング信号の波形例を示す図である。
図３は、第２実施形態に係る差動増幅器の概略構成を示す図である。
図４は、第１チョッピング信号及び第２チョッピング信号の波形例を示す図である。
図５は、第１チョッピング信号及び第２チョッピング信号の他の波形例を示す図である。
図６は、第１チョッピング信号及び第２チョッピング信号のさらに他の波形例を示す図である。
図７は、第３実施形態に係る差動増幅器の概略構成を示す図である。
【発明を実施するための形態】
【０００９】
本明細書において、ＭＯＳトランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳトランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
【００１０】
＜第１実施形態＞
図１Ａは、第１実施形態に係る差動増幅器１の概略構成を示す図である。差動増幅器１は、差動増幅回路Ａ１と、切替回路Ｂ１と、抵抗Ｒ１～Ｒ４と、入力端子Ｔ１及びＴ２と、バイアス電圧端子Ｔ３と、出力端子Ｔ４と、を備える。
（【００１１】以降は省略されています）

関連特許