特許ウォッチ

公開番号2024042582
公報種別公開特許公報(A)
公開日2024-03-28
出願番号2022147384
出願日2022-09-15
発明の名称アナログスイッチ回路、半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/687 20060101AFI20240321BHJP(基本電子回路)
要約【課題】逆流電流を防止可能なアナログスイッチ回路を提供する。
【解決手段】アナログスイッチ回路100は、制御信号CNTに応じて、入力ノードN1と出力ノードN2との間の導通、遮断が切り替え可能である。第1PMOSトランジスタMP1および第2PMOSトランジスタMP2は、入力ノードN1と出力ノードN2との間に直列に接続される。第3PMOSトランジスタは、中間ノードN3と第1NMOSトランジスタNM1のドレインの間に接続される。
【選択図】図2
特許請求の範囲【請求項１】
制御信号に応じて、入力ノードと出力ノードとの間の導通、遮断が切り替え可能なアナログスイッチ回路であって、
中間ノードと、
ソースが前記入力ノードと接続され、バックゲートとドレインが前記中間ノードに接続された第１ＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタと、
ソースが前記出力ノードと接続され、バックゲートとドレインが前記中間ノードと接続され、ゲートが前記第１ＰＭＯＳトランジスタのゲートと接続された第２ＰＭＯＳトランジスタと、
ソースが接地され、ドレインが前記第１ＰＭＯＳトランジスタおよび前記第２ＰＭＯＳトランジスタの前記ゲートと接続された第１ＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタと、
前記中間ノードと前記第１ＮＭＯＳトランジスタの前記ドレインの間に接続され、ゲートが前記第１ＮＭＯＳトランジスタのゲートと接続された第３ＰＭＯＳトランジスタと、
前記第１ＮＭＯＳトランジスタのゲートと接地の間に接続された第１抵抗と、
入力に前記制御信号を受け、出力が前記第１ＮＭＯＳトランジスタの前記ゲートと接続されたドライバと、
を備える、アナログスイッチ回路。
続きを表示（約 600 文字）【請求項２】
前記中間ノードと前記第１ＮＭＯＳトランジスタの前記ドレインの間に、前記第３ＰＭＯＳトランジスタと直列に接続された第２抵抗をさらに備える、請求項１に記載のアナログスイッチ回路。
【請求項３】
前記入力ノードと前記出力ノードの間に、前記第１ＰＭＯＳトランジスタおよび前記第２ＰＭＯＳトランジスタの直列接続回路と並列に接続され、バックゲートが接地され、ゲートが前記ドライバの前記出力と接続された第２ＮＭＯＳトランジスタをさらに備える、請求項１または２に記載のアナログスイッチ回路。
【請求項４】
ひとつの半導体基板に一体集積化される、請求項１または２に記載のアナログスイッチ回路。
【請求項５】
入出力ピンと、
入力ノードが前記入出力ピンと接続された請求項１または２に記載のアナログスイッチ回路と、
を備える、半導体装置。
【請求項６】
前記アナログスイッチ回路の出力ノードと接続されたＡ／Ｄコンバータをさらに備える、請求項５に記載の半導体装置。
【請求項７】
前記入出力ピンと接続されたオープンドレイン回路をさらに備える、請求項５に記載の半導体装置。
【請求項８】
前記入出力ピンに外部から入力されるデジタル信号を受信する入力バッファをさらに備える、請求項５に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、アナログスイッチ回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
アナログ信号を扱う電子回路には、アナログ信号の伝達、遮断を切り替えるためのアナログスイッチが用いられる。アナログスイッチはＣＭＯＳ（Complementary Metal Oxide Semiconductor）スイッチあるいはトランスファゲートとも称される。
【０００３】
図１は、アナログスイッチ１０の基本構成を示す図である。アナログスイッチ１０は、並列接続されるＮＭＯＳ（N-channel MOS）トランジスタ１２とＰＭＯＳ（P-channel MOS）トランジスタ１４を含む。制御信号ＣＮＴがハイのとき、ＮＭＯＳトランジスタ１２のゲートに電源電圧Ｖ
ＤＤ
が、ＰＭＯＳトランジスタ１４のゲートに接地電圧Ｖ
ＳＳ
が印加され、アナログスイッチ１０がオン状態となる。反対に、制御信号ＣＮＴがローのとき、ＮＭＯＳトランジスタ１２のゲートに接地電圧Ｖ
ＳＳ
が、ＰＭＯＳトランジスタ１４のゲートに電源電圧Ｖ
ＤＤ
が印加され、アナログスイッチ１０がオフ状態となる。
【先行技術文献】
【特許文献】
【０００４】
特許第６７２７０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１において、ノードＮ１あるいはＮ２が半導体集積回路のＩ／Ｏピンと接続され、外部に対して電気的に露出されて使用される場合がある。この場合に、Ｉ／Ｏに、電源電圧Ｖ
ＤＤ
を超える電圧が印加されると、ＰＭＯＳトランジスタ１４のボディダイオード１５を経由して、電源ラインに逆流電流が流れてしまう。
【０００６】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、逆流電流を防止可能なアナログスイッチ回路の提供にある。
【課題を解決するための手段】
【０００７】
本開示のある態様は、制御信号に応じて、入力ノードと出力ノードとの間の導通、遮断が切り替え可能なアナログスイッチ回路に関する。アナログスイッチ回路は、中間ノードと、ソースが入力ノードと接続され、バックゲートとドレインが中間ノードに接続された第１ＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタと、ソースが出力ノードと接続され、バックゲートとドレインが中間ノードと接続され、ゲートが第１ＰＭＯＳトランジスタのゲートと接続された第２ＰＭＯＳトランジスタと、ソースが接地され、ドレインが第１ＰＭＯＳトランジスタおよび第２ＰＭＯＳトランジスタのゲートと接続された第１ＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタと、中間ノードと第１ＮＭＯＳトランジスタのドレインの間に接続され、ゲートが第１ＮＭＯＳトランジスタのゲートと接続された第３ＰＭＯＳトランジスタと、第１ＮＭＯＳトランジスタのゲートと接地の間に接続された第１抵抗と、入力に制御信号を受け、出力が第１ＮＭＯＳトランジスタのゲートと接続されたドライバと、を備える。
【０００８】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【０００９】
本開示のある態様によれば、逆流電流を防止できる。
【図面の簡単な説明】
【００１０】
図１は、アナログスイッチの基本構成を示す図である。
図２は、実施形態に係るアナログスイッチ回路の回路図である。
図３は、比較技術に係るアナログスイッチ回路の回路図である。
図４は、アナログスイッチ回路を備える半導体装置のブロック図である。
図５は、アナログスイッチ回路を備える半導体装置のブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許