特許ウォッチ

公開番号2024038538
公報種別公開特許公報(A)
公開日2024-03-21
出願番号2022142608
出願日2022-09-08
発明の名称表示装置
出願人シャープ株式会社
代理人個人,個人
主分類G09G 3/36 20060101AFI20240313BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】簡易な演算処理によりリップルの影響を抑制することができる表示装置を提供する。
【解決手段】表示装置は、行列状に配置された複数の画素と、列方向に延伸し、複数の画素それぞれと接続された複数のデータ線と、前記複数の画素それぞれと接続された共通電極とを含む表示部と、共通電極に印加する電圧を補正する補正部と、を備え、補正部は、第1の行に配された各画素に接続された複数のデータ線に印加する第1電圧と、第1の行の次の行である第2の行に配された各画素に接続された複数のデータ線に印加する第2電圧との差分に基づき、共通電極に印加する電圧を補正する。
【選択図】図10

特許請求の範囲【請求項１】
行列状に配置された複数の画素と、列方向に延伸し、前記複数の画素それぞれと接続された複数のデータ線と、前記複数の画素それぞれと接続された共通電極とを含む表示部と、
前記共通電極に印加する電圧を補正する補正部と、を備え、
前記補正部は、
第１の行に配された各画素に接続された前記複数のデータ線それぞれに印加する第１電圧と、第１の行の次の行である第２の行に配された各画素に接続された前記複数のデータ線それぞれに印加する第２電圧との差分に基づき、前記共通電極に印加する電圧を補正する、表示装置。
続きを表示（約 450 文字）【請求項２】
前記補正部は、前記第１電圧と、前記第２電圧との差分に基づき、前記第２電圧の印加時に前記共通電極に印加する電圧を補正する、請求項１に記載の表示装置。
【請求項３】
前記補正部は、１フレーム期間内の全ての行の各画素について、前記第１電圧と前記第２電圧との差分を求め、求めた差分の総和に基づき、前記１フレーム期間内において前記共通電極に印加する電圧を補正する、請求項１に記載の表示装置。
【請求項４】
前記補正部は、所定の行数に配された各画素について、前記第１電圧と前記第２電圧との差分を求め、求めた差分の総和に基づき、前記所定の行数に配された画素それぞれに接続されたデータ線に対する電圧の印加時に前記共通電極に印加する電圧を補正する、請求項１に記載の表示装置。
【請求項５】
前記補正部は、前記第１電圧と前記第２電圧との差分が閾値より大きい場合に、前記共通電極に印加する電圧の補正を行う請求項１から４のいずれか１項に記載の表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、表示装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１では、複数の画素が行列状に配置された表示部を備える表示装置が開示されている。特許文献１に開示された表示装置では、対象行の入力階調を階調電圧特性が線形となる線形変換階調に変換し、対象行とその前行とにおける線形変換階調の差の総和が閾値を超えた場合には、対象行の線形変換階調を補正し、その補正結果に基づき対象行の出力階調を生成する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１２８２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した特許文献１は、共通電極の電位に生じるリップルの影響を抑制するために、対象行の入力階調を線形変換階調に変換する。そして、対象行とその前行とにおける線形変換階調の差の総和に基づき対象行の出力階調を生成する構成となっている。つまり、特許文献１では、外部から入力された画像信号に基づく出力階調をリップルの影響が抑制されるように変更するための演算処理が必要となる。このため、特許文献１は、リップルの影響を抑制するために実施する演算処理を簡易化させる点で改善の余地があった。
【０００５】
本開示の目的は、簡易な演算処理によりリップルの影響を抑制することができる表示装置を提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る表示装置は、行列状に配置された複数の画素と、列方向に延伸し、前記複数の画素それぞれと接続された複数のデータ線と、前記複数の画素それぞれと接続された共通電極とを含む表示部と、前記共通電極に印加する電圧を補正する補正部と、を備え、前記補正部は、第１の行に配された各画素に接続された前記複数のデータ線に印加する第１電圧と、第１の行の次の行である第２の行に配された各画素に接続された前記複数のデータ線に印加する第２電圧との差分に基づき、前記共通電極に印加する電圧を補正する。
【図面の簡単な説明】
【０００７】
本開示の実施形態に係る表示装置の要部構成の一例を示すブロック図である。
図１に示す表示部の概略構成の一例を模式的に示す図である。
図２に示す表示部に含まれる画素の構成の一例を示す回路図である。
本開示の実施形態に係る表示装置が備える表示部における画像の表示例を示す図である。
図４に示される画像の表示における、データ線に印加される電圧と、各ゲート線に走査信号が供給される期間との関係を示すグラフである。
図４に示される画像の表示における、共通電極に印加される共通電圧と、各ゲート線に走査信号が供給される期間との関係を示すグラフである。
本開示の実施形態に係る表示装置における、Ｇ４行以降での共通電圧と、正の極性となるソース電圧と、負の極性となるソース電圧との関係を模式的に示す図である。
本開示の実施形態に係る表示装置における、Ｇ２行での共通電圧と、正の極性となるソース電圧と、負の極性となるソース電圧との関係を模式的に示す図である。
図４に示される画像の表示の一例を示す図である。
本開示の実施形態に係る表示装置における共通電圧の補正処理に関する概略構成の一例を示すブロック図である。
本開示の表示装置が備える記憶部に記憶された階調－電圧変換テーブルの一例を示す図である。
本開示の実施形態に係る表示装置において正の極性となるデータ信号が入力される画素の列で求めた偏り電圧と共通電極に印加する共通電圧との対応関係の一例を示す図である。
本開示の実施形態に係る表示装置において負の極性となるデータ信号が入力される画素の列で求めた偏り電圧と共通電極に印加する共通電圧との対応関係の一例を示す図である。
本開示の実施形態に係る表示装置における共通電圧の補正処理の一例を示すフローチャートである。
本開示の実施形態に係る表示装置における、Ｇ１行およびＧ２行それぞれの各画素の階調の一例を示す図である。
本開示の実施形態に係る表示装置における、Ｇ１行およびＧ２行それぞれの各画素に印加するソース電圧の一例を示す図である。
本開示の実施形態の第１変形例に係る表示装置において正の極性となるデータ信号が入力される画素の列で求めた偏り電圧と共通電極に印加する共通電圧との対応関係の一例を示す図である。
本開示の実施形態の第１変形例に係る表示装置において負の極性となるデータ信号が入力される画素の列で求めた偏り電圧と共通電極に印加する共通電圧との対応関係の一例を示す図である。
【発明を実施するための形態】
【０００８】
本開示の実施形態を、図面を参照しながら説明する。なお、以下ではすべての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、以下に説明する実施形態は、本開示の一例に過ぎず、本開示は、実施形態に限定されない。この実施形態以外であっても、本開示の技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【０００９】
本開示の実施形態に係る表示装置１００について図１を参照して説明する。図１は、本開示の実施形態に係る表示装置１００の要部構成の一例を示すブロック図である。
【００１０】
表示装置１００は、外部から入力された画像信号に基づき画像を表示させる液晶表示装置である。表示装置１００は、図１に示すように、行列状に二次元配置された複数の画素ＰＸを含み、画像を表示する表示パネルである表示部２０と、電圧を印加して表示部２０を駆動させる駆動部３０と、駆動部３０を制御する制御部４０とを備える。
（【００１１】以降は省略されています）

関連特許