特許ウォッチ

公開番号2024032223
公報種別公開特許公報(A)
公開日2024-03-12
出願番号2022135775
出願日2022-08-29
発明の名称積層フィルタ
出願人TDK株式会社
代理人個人,個人,個人
主分類H03H 7/09 20060101AFI20240305BHJP(基本電子回路)
要約【課題】高域のスプリアスが低減され得る積層フィルタを提供する。
【解決手段】積層フィルタにおいて、導体部は、入出力部と、第1及び第2共振回路とを含んでいる。第1及び第2共振回路は、積層体の積層方向と交差する方向に配列されている。入出力部は、不平衡ポートと一対の平衡ポートとからなる入出力ポート群、又は、二対の平衡ポートからなる入出力ポート群を含んでいる。第2共振回路は、インダクタ導体と、第1キャパシタ導体と、第2キャパシタ導体とを含んでいる。インダクタ導体は、第1及び第2端部を有している。第1キャパシタ導体は、第1端部に接続されている。第2キャパシタ導体は、第2端部に接続されている。第2誘電体層は、第1誘電体層の誘電率よりも低い誘電率を有している。第1及び第2キャパシタ導体は、第1誘電体層に設けられている。インダクタ導体の少なくとも一部は、第2誘電体層に設けられている。
【選択図】図1
特許請求の範囲【請求項１】
複数の誘電体層が積層されている積層体と、
前記積層体の内部に設けられている導体部と、を備え、
前記導体部は、入出力部と、前記積層体の積層方向と交差する方向に配列されていると共に前記入出力部に接続されている第１及び第２共振回路とを含んでおり、
前記入出力部は、不平衡ポートと一対の平衡ポートとからなる入出力ポート群、又は、二対の平衡ポートからなる入出力ポート群を含んでおり、
前記第２共振回路は、第１及び第２端部を有しているインダクタ導体と、前記第１端部に接続されている第１キャパシタ導体と、前記第２端部に接続されている第２キャパシタ導体と、を含んでおり、
前記複数の誘電体層は、第１誘電体層と、前記第１誘電体層の誘電率よりも低い誘電率を有している第２誘電体層と、を含んでおり、
前記第１及び第２キャパシタ導体は、前記第１誘電体層に設けられており、
前記インダクタ導体の少なくとも一部は、前記第２誘電体層に設けられている、積層フィルタ。
続きを表示（約 880 文字）【請求項２】
前記第１共振回路は、第３及び第４端部を有しているインダクタ導体と、前記第３端部に接続されている第３キャパシタ導体とを含んでおり、
前記第４端部は、グランドに接続されている、請求項１に記載の積層フィルタ。
【請求項３】
前記第３キャパシタ導体は、前記第１誘電体層に設けられている、請求項２に記載の積層フィルタ。
【請求項４】
前記第１共振回路は、第３及び第４端部を有しているインダクタ導体と、前記第３端部に接続されている第３キャパシタ導体と、前記第４端部に接続されている第４キャパシタ導体と、を含んでいる、請求項１に記載の積層フィルタ。
【請求項５】
前記第３キャパシタ導体及び前記第４キャパシタ導体は、前記第１誘電体層に設けられている、請求項４に記載の積層フィルタ。
【請求項６】
前記第１共振回路と前記第２共振回路とは、互いに鏡像対称な構成を有している、請求項４又は５に記載の積層フィルタ。
【請求項７】
前記インダクタ導体は、前記積層方向と交差する方向の延在している導体層と、前記導体層に電気的に接続されていると共に前記積層方向に配列されている複数のビアと、を含んでいる、請求項１から５のいずれか一項に記載の積層フィルタ。
【請求項８】
前記導体層は、前記第２誘電体層内に含まれている、請求項７に記載の積層フィルタ。
【請求項９】
前記複数のビアの半分以上は、前記第２誘電体層内に含まれている、請求項７に記載の積層フィルタ。
【請求項１０】
前記複数の誘電体層は、複数の前記第２誘電体層を含んでおり、
前記第１誘電体層は、前記複数の第２誘電体層に挟まれ、
前記積層体は、実装面と、前記複数の誘電体層の積層方向において前記実装面と対向している対向面とを有しており、
前記第１誘電体層は、前記対向面よりも前記実装面に近い、請求項１から５のいずれか一項に記載の積層フィルタ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層フィルタに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
積層体と導体部とを備えた積層フィルタが知られている（例えば、特許文献１）。積層体は、複数の誘電体層が積層されている。導体部は、積層体の内部に設けられている。導体部は、入出力部と一対の共振回路とを含んでいる。入出力部は、複数のポートからなる入出力ポート群を含んでいる。特許文献１に示されている例において、入出力部は、不平衡ポートと平衡ポートとを含んでいる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１７５１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
バランス型の積層フィルタは、例えば、平衡信号を処理する場合に用いられる。バランス型の積層フィルタは、上述した積層フィルタのようなアンバランス－バランスフィルタの他、バランス－バランスフィルタを含んでいる。バランス型の積層フィルタにおいて、所望の周波数域のスプリアスを低減することが求められている。
【０００５】
本発明の一つの態様は、所望の周波数域のスプリアスが低減され得る積層フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一つの態様における積層フィルタにおいて、積層体と、導体部とを備えている。積層体は、複数の誘電体層が積層されている。導体部は、積層体の内部に設けられている。導体部は、入出力部と、第１及び第２共振回路とを含んでいる。第１及び第２共振回路は、積層体の積層方向と交差する方向に配列されている。第１及び第２共振回路は、入出力部に接続されている。入出力部は、不平衡ポートと一対の平衡ポートとからなる入出力ポート群、又は、二対の平衡ポートからなる入出力ポート群を含んでいる。第２共振回路は、インダクタ導体と、第１キャパシタ導体と、第２キャパシタ導体とを含んでいる。インダクタ導体は、第１及び第２端部を有している。第１キャパシタ導体は、第１端部に接続されている。第２キャパシタ導体は、第２端部に接続されている。複数の誘電体層は、第１誘電体層と、第２誘電体層とを含んでいる。第２誘電体層は、第１誘電体層の誘電率よりも低い誘電率を有している。第１及び第２キャパシタ導体は、第１誘電体層に設けられている。インダクタ導体の少なくとも一部は、第２誘電体層に設けられている。
【０００７】
この積層フィルタにおいて、入出力部は、不平衡ポートと一対の平衡ポートとからなる入出力ポート群、又は、二対の平衡ポートからなる入出力ポート群を含んでいる。複数の誘電体層は、第１誘電体層と、第２誘電体層とを含んでいる。第２誘電体層は、第１誘電体層の誘電率よりも低い誘電率を有している。第１及び第２キャパシタ導体は、第１誘電体層に設けられている。インダクタ導体の少なくとも一部は、第２誘電体層に設けられている。この構成によれば、スプリアスが生じる周波数域が調整され、所望の周波数域におけるスプリアスが低減され得る。キャパシタ導体が第１誘電体層に設けられているため、全てのキャパシタ導体が第２誘電体層に設けられた場合に比べて、キャパシタのサイズが縮小され得る。したがって、積層フィルタのサイズアップが抑制されながら、所望の周波数域におけるスプリアスが低減され得る。
【０００８】
上記一つの態様において、第１共振回路は、インダクタ導体と第３キャパシタ導体とを含んでいてもよい。第１共振回路のインダクタ導体は、第３及び第４端部を有している。第３キャパシタ導体は、第３端部に接続されていてもよい。第４端部は、グランドに接続されていてもよい。この場合、アンバランス－バランス特性を有する積層フィルタにおいて、高域のスプリアスが低減され得る。
【０００９】
上記一つの態様において、第３キャパシタ導体は、第１誘電体層に設けられていてもよい。この場合、所望のスプリアスがさらに容易に調整され得る。
【００１０】
上記一つの態様において、第１共振回路は、インダクタ導体と、第３キャパシタ導体と、第４キャパシタ導体と、を含んでいてもよい。インダクタ導体は、第３及び第４端部を有していてもよい。第３キャパシタ導体は、第３端部に接続されていてもよい。第４キャパシタ導体は、第４端部に接続されていてもよい。この場合、バランス－バランス特性を有する積層フィルタにおいて、高域のスプリアスが低減され得る。
（【００１１】以降は省略されています）

関連特許