特許ウォッチ

公開番号2025178364
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2025158196,2025502689
出願日2025-09-24,2024-09-26
発明の名称接合用フィルム、半導体モジュール、インバータ、電子機器及び半導体モジュールの製造方法
出願人古河電気工業株式会社
代理人アインゼル・フェリックス=ラインハルト,個人,個人
主分類H01L 21/52 20060101AFI20251128BHJP(基本的電気素子)
要約【課題】本発明は、内部にかかる熱歪応力によるクラックの発生を防止し、良好なダイシング性能を示す接合用フィルム、並びに、これを用いた半導体モジュール、インバータ、電子機器及び半導体モジュールの製造方法を提供する。
【解決手段】金属層と、前記金属層の一方の表面に設けられた第1の接合層と、前記金属層の他方の表面に設けられた第2の接合層とを備える接合用フィルムであって、前記金属層が、温度300Kにおいて100W/m・K以上の熱伝導率を有する金属を含み、前記金属層が、250MPa以下の0.2%耐力を有する。
【選択図】図1
特許請求の範囲【請求項１】
金属層と、前記金属層の一方の表面に設けられた第１の接合層と、前記金属層の他方の表面に設けられた第２の接合層とを備える接合用フィルムであって、
前記金属層が、温度３００Ｋにおいて１００Ｗ／ｍ・Ｋ以上の熱伝導率を有する金属を含み、
前記金属層が、２５０ＭＰａ以下の０．２％耐力を有し、且つ、穴あけ加工又は凹凸加工がされた金属箔であることを特徴とする、接合用フィルム。
続きを表示（約 770 文字）【請求項２】
前記第１の接合層及び前記第２の接合層が、少なくとも１種の金属粒子（Ｐ）をそれぞれ含む、請求項１に記載の接合用フィルム。
【請求項３】
前記金属層の厚さが８μｍ以上２００μｍ以下である、請求項１又は２に記載の接合用フィルム。
【請求項４】
前記第１の接合層及び前記第２の接合層の厚さがそれぞれ１０μｍ以上１００μｍ以下である、請求項１又は２に記載の接合用フィルム。
【請求項５】
前記第１の接合層及び前記第２の接合層がペースト状の導電性組成物を用いて形成されたペースト層であり、
前記導電性組成物が、少なくとも１種の金属粒子（Ｐ）と、熱硬化性樹脂と、フラックスと、溶媒とを含む、請求項１又は２に記載の接合用フィルム。
【請求項６】
請求項１又は２に記載の接合用フィルムと、前記第１の接合層に接合された第１の被接合材と、前記第２の接合層に接合された第２の被接合材とを備え、
前記第１の被接合材が電子部品であり、前記第２の被接合材が金属基板又は金属リードフレームである半導体モジュール。
【請求項７】
請求項６に記載の半導体モジュールが搭載されたインバータ。
【請求項８】
請求項７に記載のインバータが搭載された電子機器。
【請求項９】
電子部品と、金属基板若しくは金属リードフレームとの間に請求項１又は２に記載の接合用フィルムを介在させた状態で、不活性雰囲気又は還元性雰囲気下、２３０℃～３５０℃の温度で１分～２０分間加熱することにより、前記電子部品を前記接合用フィルムを介して前記金属基板若しくは前記金属リードフレームに接合する工程を有することを特徴とする、半導体モジュールの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、接合用フィルム、並びに、これを用いた半導体モジュール、インバータ、電子機器及び半導体モジュールの製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
近年、２００℃以上の高温で動作するＳｉＣやＧａＮのようなワイドギャップ半導体が注目されている。このような半導体における半導体チップ素子の接合方法として、例えば、ＣｕとＳｎを含む接合材料をＳｎの融点以上で加熱し、Ｃｕ
６
Ｓｎ
５
やＣｕ
３
Ｓｎを含む金属間化合物を形成させる遷移的液相焼結法（Transient Liquid Phase Sintering：ＴＬＰＳ法）と呼ばれる接合方法が提案されている（例えば、特許文献１参照）。
【０００３】
特許文献１に開示されている半導体モジュールの製造方法では、半導体チップ素子の接合面であるＣｕを含有する第１のはんだ付け母材と、基板の接合面であるＣｕを含有する第２のはんだ付け母材との間に、Ｓｎを含むはんだを介在させてＳｎの融点より高い温度で加熱し、各はんだ付け母材に含まれるＣｕと、はんだに含まれるＳｎを遷移的液相焼結させることにより、金属間化合物銅錫相を含む接続層が形成されている。
【０００４】
しかしながら、特許文献１に記載された半導体チップと基板とを接合するための接続層は、脆性材料であるＣｕ－Ｓｎ金属間化合物であるため、半導体チップ及び／又は基板が発熱と冷却を反復した場合には、両者の熱膨張差に起因して生じる応力を十分に緩和することができず、接続層中に基板から接合層を縦断するようなクラックが発生してしまう。さらに、このクラックが基板から半導体チップ素子まで進展すると、電子部品である半導体チップ素子を損傷させてしまうおそれがある。
【０００５】
特許文献２には、ＣｕとＳｎを含むペーストの塗布圧延層がＣｕ又はＡｌからなるコアシートの両面にそれぞれ設けられた接合用シートが開示されている。この接合用シートは、ＣｕとＳｎを含むペーストをＣｕ又はＡｌからなるコアシートの両面にそれぞれ塗布し乾燥して乾燥層を形成した後、コアシートの両面に形成された乾燥層とコアシートを一体的に加圧成形してコアシートの両面にペーストの塗布圧延層をそれぞれ設けることにより、製造される。
【０００６】
一方、半導体モジュールがオンオフ動作を繰り返して半導体チップ素子及び／又は基板が発熱と冷却を反復した場合、接合材にかかる熱歪応力は、高温動作化に伴い大きくなり、それにより接合材内部にクラックが発生し、素子寿命の低下や熱抵抗の増加が懸念されている。特許文献２に開示されている半導体モジュールでは、コバール基板と半導体チップ素子は接合層を介して接合されており、線膨張係数の差が比較的少ない被接合材同士が電子部品と基板として使用されている。しかしながら、一般的に使用されているＣｕ基板とＳｉチップとが被接合材である場合、両者の線膨張係数の差に起因する熱歪応力を緩和できず、接合層内にクラックが生じ、熱抵抗の増加や素子破壊の原因になり得る。
【０００７】
特許文献３には、半導体素子等の第１部材と、金属の電極や配線等の第２部材との間に接合部を備える接合構造体が開示されており、接合部には、Ｎｉ又はＣｕの第１金属とＳｎの第２金属との金属間化合物を含む接合層と、ノッチを有するＡｌ又はＡｌ合金製の緩和層とが積層されている。緩和層がクラックを緩和層内に誘導するためのノッチを有するため、緩和層内にクラックの発生を誘導し、接合部付近におけるクラックの発生や進展を抑止させている。
【０００８】
また、ワイドバンドギャップ半導体素子が形成された半導体チップを備えた半導体装置を製造する際、集積回路が形成された半導体ウエハを個々のチップに分割するダイシングが実施される。そのため、被接合材同士の線膨張係数の差に起因する熱歪応力を緩和しつつ、良好なダイシング性能を示す接合材の開発が望まれる。
【先行技術文献】
【特許文献】
【０００９】
特開２０１２－７４７２６号公報
特開２０１９－１３５７３４号公報
特開２０２０－１３６３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、内部にかかる熱歪応力によるクラックの発生を防止し、良好なダイシング性能を示す接合用フィルム、並びに、これを用いた半導体モジュール、インバータ、電子機器及び半導体モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許