特許ウォッチ

公開番号2025171345
公報種別公開特許公報(A)
公開日2025-11-20
出願番号2024076561
出願日2024-05-09
発明の名称半導体装置及び半導体装置の製造方法
出願人株式会社村田製作所
代理人個人,個人
主分類H10D 10/80 20250101AFI20251113BHJP()
要約【課題】ベース抵抗の上昇を抑制し、かつ、エミッタメサと交差させることなくベース電極を周囲の配線に接続する半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の化合物半導体を含むコレクタ層20Cの第1方向D1を向く面に、第1導電型とは反対の第2導電型の化合物半導体を含むベース層20Bが配置されている。ベース層の、第1方向を向く面の一部の領域に、第1導電型の化合物半導体を含み、ベース層との間にヘテロ接合を形成する少なくとも1つのエミッタメサ20Eが配置されている。コレクタ層の、第1方向とは反対向きである第2方向D2を向く面にコレクタ電極が配置されている。エミッタメサの第1方向を向く面にエミッタ電極30Eが配置されている。ベース層の第1方向を向く面のうち、エミッタメサ20Eが配置されていない領域にベース電極30Bが配置されている。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の化合物半導体を含むコレクタ層と、
前記コレクタ層の第１方向を向く面に配置され、前記第１導電型とは反対の第２導電型の化合物半導体を含むベース層と、
前記ベース層の、前記第１方向を向く面の一部の領域に配置され、前記第１導電型の化合物半導体を含み、前記ベース層との間にヘテロ接合を形成する少なくとも１つのエミッタメサと、
前記コレクタ層の、前記第１方向とは反対向きである第２方向を向く面に配置されたコレクタ電極と、
前記エミッタメサの、前記第１方向を向く面に配置されたエミッタ電極と、
前記ベース層の、前記第１方向を向く面のうち、前記エミッタメサが配置されていない領域に配置されたベース電極と
を備え、
前記ベース電極は、第１層及び第２層を含み、前記第１層の一部分が前記第２層の一部分と重なっており、前記第１層及び前記第２層の各々は、平面視において閉じたパターンを含んでおらず、前記第１層及び前記第２層は、全体として、平面視において前記エミッタメサを連続的に取り囲んでいる半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記エミッタメサの平面視における形状が円形、正方形、長方形、または正六角形である請求項１に記載の半導体装置。
【請求項３】
前記エミッタメサは、離散的に複数個配置されており、
前記ベース電極は、前記エミッタメサのそれぞれを連続的に取り囲み、前記ベース電極のうち、隣り合う２つの前記エミッタメサの間に配置された部分は、両側の前記エミッタメサを取り囲む部分として共用されている請求項１に記載の半導体装置。
【請求項４】
前記ベース電極の少なくとも一部分の平面視における形状が、縦線と横線とが直交する格子状であり、
複数の前記エミッタメサは、それぞれ格子状の縦線と横線とで囲まれた複数の区画内に配置されている請求項３に記載の半導体装置。
【請求項５】
前記ベース電極の少なくとも一部分の平面視における形状がハニカム状であり、
複数の前記エミッタメサは、それぞれハニカム状の複数の区画内に配置されている請求項３に記載の半導体装置。
【請求項６】
平面視において、複数の前記エミッタメサの各々の外周線は、前記ベース電極の縁に間隙を隔てて対向し、前記ベース電極の縁に沿った形状を有する請求項４または５に記載の半導体装置。
【請求項７】
前記エミッタメサは、バラスト抵抗層を含む請求項３乃至５のいずれか１項に記載の半導体装置。
【請求項８】
さらに、外部回路接続用のエミッタバンプを備え、
前記エミッタバンプは、前記エミッタ電極から見て前記第１方向の側に配置されており、平面視において前記エミッタ電極と部分的に重なる位置に配置されている請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項９】
さらに、前記コレクタ電極の前記第２方向を向く面に配置された支持基板を備え、前記支持基板の熱伝導率が前記コレクタ層の熱伝導率より高い請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項１０】
さらに、
前記支持基板の、前記第１方向を向く面に配置され、前記コレクタ電極に電気的に接続され、平面視において前記コレクタ電極の外側まで広がっているコレクタ配線と、
前記コレクタ配線から見て前記第１方向の側に配置され、平面視において、前記コレクタ配線のうち前記コレクタ電極と重ならない位置に配置され、前記コレクタ配線に電気的に接続された外部回路接続用のコレクタバンプを
を備えた請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
従来のストライプ状のエミッタを有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）に対して、改良型のＨＢＴが提案されている（特許文献１）。この改良型のＨＢＴでは、コレクタ層の上にベース層が配置され、ベース層の上にエミッタメサが配置されている。エミッタメサは、複数の開口を有しており、複数の開口内にそれぞれベース電極が配置されている。
【先行技術文献】
【特許文献】
【０００３】
特表２０２１－５０６１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されたＨＢＴにおいては、ベース電極がエミッタメサの開口内に配置されているため、孤立した複数のベース電極を周囲の回路に接続するために、エミッタメサと交差する配線を配置する必要がある。また、エミッタメサをストライプ状の形状にし、その両側にストライプ状のベース電極を配置する従来構造では、２本のストライプ状のベース電極を同一金属層内で相互に接続することが可能であるが、ベース電極が細長くなるため、ベース抵抗が高くなってしまう。
【０００５】
本発明の目的は、ベース抵抗の上昇を抑制し、かつエミッタメサと交差させることなくベース電極を周囲の配線に接続することが可能な半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一観点によると、
第１導電型の化合物半導体を含むコレクタ層と、
前記コレクタ層の第１方向を向く面に配置され、前記第１導電型とは反対の第２導電型の化合物半導体を含むベース層と、
前記ベース層の、前記第１方向を向く面の一部の領域に配置され、前記第１導電型の化合物半導体を含み、前記ベース層との間にヘテロ接合を形成する少なくとも１つのエミッタメサと、
前記コレクタ層の、前記第１方向とは反対向きである第２方向を向く面に配置されたコレクタ電極と、
前記エミッタメサの、前記第１方向を向く面に配置されたエミッタ電極と、
前記ベース層の、前記第１方向を向く面のうち、前記エミッタメサが配置されていない領域に配置されたベース電極と
を備え、
前記ベース電極は、第１層及び第２層を含み、前記第１層の一部分が前記第２層の一部分と重なっており、前記第１層及び前記第２層の各々は、平面視において閉じたパターンを含んでおらず、前記第１層及び前記第２層は、全体として、平面視において前記エミッタメサを連続的に取り囲んでいる半導体装置が提供される。
【０００７】
本発明の他の観点によると、
仮基板の第１方向を向く面に剥離層を形成し、
前記剥離層の前記第１方向を向く面に、第１導電型の化合物半導体を含むコレクタ層を形成し、
前記コレクタ層の前記第１方向を向く面に、前記第１導電型とは反対の第２導電型の化合物半導体を含むベース層を形成し、
前記ベース層の前記第１方向を向く面に、前記第１導電型の化合物半導体を含む少なくとも１つのエミッタメサを形成し、
前記ベース層の前記第１方向を向く面に、平面視において前記エミッタメサを連続的に取り囲むベース電極を形成し、
前記エミッタメサの前記第１方向を向く面にエミッタ電極を形成し、
前記剥離層をエッチング除去することにより、前記コレクタ層を前記仮基板から引き離し、
前記コレクタ層の、前記第１方向とは反対向きの第２方向を向く面にコレクタ電極を形成し、
前記コレクタ電極を支持基板に接合する半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
ベース電極が、平面視においてエミッタメサを連続的に取り囲んでいるため、ベース抵抗の上昇を抑制することができる。また、エミッタメサと交差させることなく、ベース電極を周囲の配線に接続することが可能である。
【図面の簡単な説明】
【０００９】
図１は、第１実施例による半導体装置の平面図である。
図２は、図１の一点鎖線２－２における断面図である。
図３Ａ、図３Ｂ、及び図３Ｃは、第１実施例による半導体装置の製造途中段階における断面図である。
図４Ａは、半導体装置の製造途中段階における平面図であり、図４Ｂは、図４Ａの一点鎖線４Ｂ－４Ｂにおける断面図である。
図５Ａは、半導体装置の製造途中段階における平面図であり、図５Ｂは、図５Ａの一点鎖線５Ｂ－５Ｂにおける断面図である。
図６は、第１実施例の変形例による半導体装置の平面図である。
図７は、第１実施例の他の変形例による半導体装置の平面図である。
図８は、第２実施例による半導体装置の平面図である。
図９Ａ及び図９Ｂは、それぞれベース電極３０Ｂの第１層３０Ｂ１及び第２層３０Ｂ２の平面図である。
図１０は、図８の一点鎖線１０－１０における断面図である。
図１１は、第２実施例の変形例による半導体装置の平面図である。
図１２Ａ及び図１２Ｂは、それぞれ図１１に示した半導体装置のベース電極３０Ｂの第１層３０Ｂ１及び第２層３０Ｂ２の平面図である。
図１３は、第３実施例による半導体装置の平面図である。
図１４は、第４実施例による半導体装置の断面図である。
図１５は、第５実施例による半導体装置の断面図である。
図１６Ａ及び図１６Ｂは、第５実施例による半導体装置の製造途中段階における断面図である。
図１７は、第６実施例による半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
［第１実施例］
図１から図５Ｂまでの図面を参照して、第１実施例による半導体装置について説明する。
図１は、第１実施例による半導体装置の平面図であり、図２は、図１の一点鎖線２－２における断面図である。なお、図２において、層間絶縁膜の記載を省略している。
（【００１１】以降は省略されています）

関連特許