特許ウォッチ

公開番号2025166987
公報種別公開特許公報(A)
公開日2025-11-07
出願番号2024071214
出願日2024-04-25
発明の名称情報処理装置及び情報処理装置起動方法
出願人日立ヴァンタラ株式会社
代理人弁理士法人ウィルフォート国際特許事務所
主分類G06F 21/51 20130101AFI20251030BHJP(計算;計数)
要約【課題】情報処理装置の起動時におけるソフトウェアイメージの検証に失敗した場合に、容易且つ適切に情報処理装置を起動させることができるようにする。
【解決手段】情報処理装置1において、それぞれのコントローラ10-1,10-2は、CPU20と、FPGA30と、SPI ROM40,50とを備え、SPI ROM50はSPI ROMイメージ51を格納し、SPI ROM40は、電子署名及び公開鍵42を記憶し、それぞれのコントローラ10-1,10-2のFPGA30-1,30-2を、情報処理装置1の起動時に、電子署名及び公開鍵を取得し、SPI ROMイメージ51の改ざんの有無を検証し、改ざんがあることを検知したコントローラ10-1のFPGA30-1は、改ざんがないと検知されたコントローラ10-2のFPGA30-2を介してSPI ROMイメージを取得し、CPU20-1の動作を開始させるように構成する。
【選択図】図1
特許請求の範囲【請求項１】
複数の制御装置を有する情報処理装置であって、
それぞれの前記制御装置は、
プロセッサと、処理回路と、第１記憶装置と、第２記憶装置とを備え、
第２記憶装置は、前記プロセッサにより実行させるソフトウェアイメージを格納し、
第１記憶装置は、前記ソフトウェアイメージの改ざんの有無を検証するための電子署名及び公開鍵を記憶し、
それぞれの制御装置の前記処理回路は、
前記情報処理装置の起動時に、前記第１記憶装置から前記電子署名及び公開鍵を取得し、
前記第２記憶装置に記憶された前記ソフトウェアイメージの改ざんの有無を検証し、
前記ソフトウェアイメージに改ざんがあることを検知した第１制御装置の第１処理回路は、
前記ソフトウェアイメージに改ざんがないと検知された第２制御装置の第２処理回路を介してソフトウェアイメージを取得し、
取得した前記ソフトウェアイメージにより前記第１制御装置の前記プロセッサの動作を開始させる
情報処理装置。
続きを表示（約 1,600 文字）【請求項２】
前記第１処理回路は、前記第２制御装置の前記第２処理回路を介して取得した前記ソフトウェアイメージを前記第１制御装置の前記第２記憶装置に格納する
請求項１に記載の情報処理装置。
【請求項３】
前記第１処理回路は、
前記第２制御装置の前記第２処理回路を介して取得したソフトウェアイメージの改ざんの有無を検証し、
前記ソフトウェアイメージに改ざんがないことを検知した場合に、取得した前記ソフトウェアイメージにより前記第１制御装置の前記プロセッサの動作を開始させる
請求項１に記載の情報処理装置。
【請求項４】
前記第１処理回路は、
前記第２処理回路を介して前記第２制御装置の前記第１記憶装置に格納されている電子署名及び公開鍵を取得し、
前記第２処理回路を介して取得した前記電子署名及び公開鍵を用いて、前記ソフトウェアイメージの改ざんの有無を検証し、
前記ソフトウェアイメージに改ざんがないことを検知した場合に、前記ソフトウェアイメージにより前記第１制御装置の前記プロセッサの動作を開始させる
請求項３に記載の情報処理装置。
【請求項５】
前記第１処理回路と、前記第２処理回路とは、通信可能に直接接続されている
請求項１に記載の情報処理装置。
【請求項６】
前記第２制御装置の前記第２記憶装置の前記ソフトウェアイメージの格納領域は、前記第１制御装置の前記プロセッサがアクセス不能な領域である
請求項１に記載の情報処理装置。
【請求項７】
前記ソフトウェアイメージに改ざんがあることを検証した前記第１制御装置の第１処理回路は、
前記第２制御装置における前記ソフトウェアイメージの改ざんの有無の検証が終わるまで待機し、前記ソフトウェアイメージに改ざんがないと検知された場合に、前記第２制御装置の第２処理回路を介して前記ソフトウェアイメージを取得する
請求項１に記載の情報処理装置。
【請求項８】
前記ソフトウェアイメージに改ざんがあることを検知した前記第１制御装置の第１処理回路は、
前記第２制御装置における前記ソフトウェアイメージにより前記プロセッサの動作を開始したことを示す情報を記憶する
請求項１に記載の情報処理装置。
【請求項９】
前記処理回路は、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）であり、
前記第１記憶装置は、前記ＦＰＧＡの回路を構築させるデータを記憶する
請求項１に記載の情報処理装置。
【請求項１０】
複数の制御装置を有する情報処理装置による情報処理装置起動方法であって、
それぞれの前記制御装置は、
プロセッサと、処理回路と、第１記憶装置と、第２記憶装置とを備え、
第２記憶装置は、前記プロセッサにより実行させるソフトウェアイメージを格納し、
第１記憶装置は、前記ソフトウェアイメージの改ざんの有無を検証するための電子署名及び公開鍵を記憶し、
それぞれの制御装置の前記処理回路は、
前記情報処理装置の起動時に、前記第１記憶装置から前記電子署名及び公開鍵を取得し、
前記第２記憶装置に記憶された前記ソフトウェアイメージの改ざんの有無を検証し、
前記ソフトウェアイメージに改ざんがあることを検知した第１制御装置の第１処理回路は、
前記ソフトウェアイメージに改ざんがないと検知された第２制御装置における第２処理回路を介してソフトウェアイメージを取得し、
取得した前記ソフトウェアイメージにより前記第１制御装置の前記プロセッサの動作を開始させる
情報処理装置起動方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置を安全に起動させる技術に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、情報処理装置を安全に起動させる技術として、ファームウェア等の改ざんの有無を検証し、改ざんがないことが検証できた場合に、情報処理装置を起動させるセキュアブートが知られている。例えば、ファームウェアの改ざんが検出されてセキュアブートが失敗した場合には、情報処理装置を起動できない状態となる。このようにセキュアブートが失敗した場合には、情報処理装置において装置交換や、特別な治具等を使用した復旧操作が必要となり、復旧までに長時間を要してしまう。
【０００３】
これに対して、特許文献１には、コンピュータシステムに第１コントローラと、第２コントローラとを備え、第１コントローラにより第２コントローラにファームウェアイメージを書き込み、書き込まれたファームウェアイメージの安全性を検証することのできる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
米国特許第１０７４０４６８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術においては、第１コントローラが、第２コントローラにファームウェアを書き込み、安全性を検証するので、第１コントローラ側に負荷がかかる。また、第１コントローラから第２コントローラへアクセスするための構成を用意しておかなければならない。
【０００６】
本発明は、上記事情に鑑みなされたものであり、その目的は、情報処理装置の起動時におけるソフトウェアイメージの検証に失敗した場合に、容易且つ適切に情報処理装置を起動させることのできる技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、一観点に係る情報処理装置は、複数の制御装置を有する情報処理装置であって、それぞれの前記制御装置は、プロセッサと、処理回路と、第１記憶装置と、第２記憶装置とを備え、第２記憶装置は、前記プロセッサにより実行させるソフトウェアイメージを格納し、第１記憶装置は、前記ソフトウェアイメージの改ざんの有無を検証するための電子署名及び公開鍵を記憶し、それぞれの制御装置の前記処理回路は、前記情報処理装置の起動時に、前記第１記憶装置から前記電子署名及び公開鍵を取得し、前記第２記憶装置に記憶された前記ソフトウェアイメージの改ざんの有無を検証し、前記ソフトウェアイメージに改ざんがあることを検知した第１制御装置の第１処理回路は、前記ソフトウェアイメージに改ざんがないと検知された第２制御装置の第２処理回路を介してソフトウェアイメージを取得し、取得した前記ソフトウェアイメージにより前記第１制御装置の前記プロセッサの動作を開始させる。
【発明の効果】
【０００８】
本発明によれば、情報処理装置の起動時におけるソフトウェアイメージの検証に失敗した場合に、容易且つ適切に情報処理装置を起動させることができる。
【図面の簡単な説明】
【０００９】
図１は、一実施形態に係る情報処理装置の全体構成図である。
図２は、一実施形態に係るセキュアブート状態テーブルを説明する図である。
図３は、一実施形態に係るＦＰＧＡ間接続状態テーブルを説明する図である。
図４は、一実施形態に係る復旧履歴テーブルを説明する図である。
図５は、一実施形態に係るリカバリ管理テーブルの構成図である。
図６は、一実施形態に係る起動処理の第１の動作遷移図である。
図７は、一実施形態に係る起動処理の第２の動作遷移図である。
図８は、一実施形態に係る起動処理のフローチャートである。
【発明を実施するための形態】
【００１０】
実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。
（【００１１】以降は省略されています）

関連特許