特許ウォッチ

公開番号2025150263
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024051068
出願日2024-03-27
発明の名称過電流保護回路、半導体チップ、電源装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 1/56 20060101AFI20251002BHJP(制御;調整)
要約【課題】製造ばらつき及び温度条件などに依ることなく過電流保護動作を確認する。
【解決手段】過電流保護回路10は、第1端子VINと第2端子VOUTとの間に接続された検出抵抗R10と、第1端子VINと第2端子VOUTとの間で検出抵抗R10に直列接続されて制御電極に出力トランジスタM10の駆動信号G10が印加される検出トランジスタM11と、第1端子VINと駆動信号G10の印加端との間に接続されて検出抵抗R10の両端間に現れる検出電圧Vsと所定の上限電圧Vocpとの差分信号V11を出力するアンプA1と、第1端子VINと駆動信号G10の印加端との間に接続されて差分信号V11に応じて駆動信号G10を制限する第1出力回路11と、差分信号V11の入力を受けて検出信号I12を出力する第2出力回路12と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１端子と第２端子との間に接続された検出抵抗と、
前記第１端子と前記第２端子との間で前記検出抵抗に直列接続されて制御電極に出力トランジスタの駆動信号が印加されるように構成された検出トランジスタと、
前記第１端子又は前記第２端子と前記駆動信号の印加端との間に接続されて前記検出抵抗の両端間に現れる検出電圧と所定の上限電圧との差分信号を出力するように構成されたアンプと、
前記第１端子又は前記第２端子と前記駆動信号の印加端との間に接続されて前記差分信号に応じて前記駆動信号を制限するように構成された第１出力回路と、
前記差分信号の入力を受けて検出信号を出力するように構成された第２出力回路と、
を備える、過電流保護回路。
続きを表示（約 840 文字）【請求項２】
前記第２出力回路は、前記検出信号として流れる電流を制限するように構成された電流制限抵抗を含む、請求項１に記載の過電流保護回路。
【請求項３】
前記第２出力回路は、入力閾値にヒステリシスを持つシュミットトリガを含む、請求項１に記載の過電流保護回路。
【請求項４】
請求項１に記載の過電流保護回路と、
前記第１端子及び前記第２端子と、
第３端子と、
前記第１端子と前記第２端子との間に接続された前記出力トランジスタと、
前記第３端子に印加される電圧に応じた帰還電圧が基準電圧と一致するように前記駆動信号の帰還制御を行うように構成されたエラーアンプと、
を備える、半導体チップ。
【請求項５】
前記検出抵抗に試験電流を流すように構成された第４端子をさらに備える、請求項４に記載の半導体チップ。
【請求項６】
前記第２出力回路は、前記第３端子から前記検出信号を出力する、請求項４に記載の半導体チップ。
【請求項７】
前記検出信号を出力するように構成された第５端子をさらに備える、請求項４に記載の半導体チップ。
【請求項８】
前記出力トランジスタは、Ｐチャネル型又はｐｎｐ型であり、
前記アンプ及び前記第１出力回路は、いずれも前記第１端子と前記駆動信号の印加端との間に接続される、請求項４に記載の半導体チップ。
【請求項９】
前記出力トランジスタは、Ｎチャネル型又はｎｐｎ型であり、
前記アンプ及び前記第１出力回路は、いずれも前記第２端子と前記駆動信号の印加端との間に接続される、請求項４に記載の半導体チップ。
【請求項１０】
請求項４～９のいずれかに記載の半導体チップを備え、
前記第１端子に入力される入力電圧から所望の出力電圧を生成して前記第２端子に出力する、電源装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、過電流保護回路、半導体チップ及び電源装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
監視対象電流を所定の上限値以下に制限する過電流保護回路は、様々なアプリケーションで利用されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２００６－１１５６４６号公報
【０００５】
［概要］
従来の過電流保護回路では、製造ばらつき及び温度条件などにより過電流保護動作を確認し難い場合があった。
【０００６】
本開示に係る過電流保護回路は、第１端子と第２端子との間に接続された検出抵抗と、前記第１端子と前記第２端子との間で前記検出抵抗に直列接続されて制御電極に出力トランジスタの駆動信号が印加されるように構成された検出トランジスタと、前記第１端子又は前記第２端子と前記駆動信号の印加端との間に接続されて前記検出抵抗の両端間に現れる検出電圧と所定の上限電圧との差分信号を出力するように構成されたアンプと、前記第１端子又は前記第２端子と前記駆動信号の印加端との間に接続されて前記差分信号に応じて前記駆動信号を制限するように構成された第１出力回路と、前記差分信号の入力を受けて検出信号を出力するように構成された第２出力回路と、を備える。
【図面の簡単な説明】
【０００７】
図１は、電源装置の比較例を示す図である。
図２は、比較例における出力電流又は試験電流と出力電圧を示す図である。
図３は、電源装置の第１実施形態を示す図である。
図４は、第１実施形態における試験電流と検出信号を示す図である。
図５は、電源装置の第２実施形態を示す図である。
図６は、電源装置の第３実施形態を示す図である。
図７は、第３実施形態における試験電流と検出信号を示す図である。
図８は、電源装置の第４実施形態を示す図である。
図９は、電源装置の第５実施形態を示す図である。
図１０は、電源装置の第６実施形態を示す図である。
図１１は、電源装置の第７実施形態を示す図である。
【０００８】
［詳細な説明］
＜比較例＞
図１は、電源装置１の比較例（＝後出の実施形態と対比される構成）を示す図である。本比較例の電源装置１は、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成するリニア電源（例えばＬＤＯ［low drop out］レギュレータ）である。
【０００９】
本図に即して述べると、電源装置１は、出力トランジスタＭ１０と、過電流保護回路１０と、エラーアンプ２０と、帰還電圧生成回路３０と、基準電圧生成回路４０と、を備える。これらの構成要素は、その一部又は全部が半導体チップＳＣに集積化されてもよい。半導体チップＳＣは、半導体装置（いわゆる電源制御ＩＣ［integrated circuit］）の一部品として、不図示のリードフレームと共に樹脂封止される。
【００１０】
半導体チップＳＣは、チップ外部との電気的な接続を確立する手段として、入力端子ＶＩＮと、出力端子ＶＯＵＴと、帰還端子ＶＳＮＳと、接地端子ＧＮＤと、試験入力端子ＥＯＣＰとを備える。上記端子は、パッドとして半導体チップＳＣに実装され得る。
（【００１１】以降は省略されています）

関連特許