特許ウォッチ

公開番号2025145307
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024045415
出願日2024-03-21
発明の名称半導体記憶装置及び半導体記憶装置の制御方法
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類G11C 16/34 20060101AFI20250926BHJP(情報記憶)
要約【課題】NWIの影響を受けた場合でも、閾値分布の広がりを抑制することができる半導体記憶装置を提供する。
【解決手段】本実施形態の半導体記憶装置は、複数のメモリセルを備えたメモリセルアレイと、複数のメモリセルのゲートに接続されたワード線と、複数のメモリセルの一端にそれぞれ接続された複数のビット線と、複数のビット線にビット線電圧を印加するセンスアンプ回路と、プログラム動作と、ベリファイ動作とのセットから成るループを複数回繰り返し行う書き込みシーケンスを実行する制御回路と、を有する。制御回路は、書き込みシーケンスにおいて、書き込み対象となる選択ワード線に接続されたメモリセルにデータを書き込む際に、選択ワード線に隣接した隣接ワード線に接続されたメモリセルの閾値情報に基づき、選択ワード線に接続されたメモリセルの閾値を調整する。
【選択図】図10
特許請求の範囲【請求項１】
各々が複数レベルの閾値電圧のいずれかに設定可能な複数のメモリセルを備えたメモリセルアレイと、
前記複数のメモリセルのゲートに接続されたワード線と、
前記複数のメモリセルの一端にそれぞれ接続された複数のビット線と、
前記複数のビット線にビット線電圧を印加するセンスアンプ回路と、
前記メモリセルにデータを書き込むプログラム動作と、前記メモリセルに書き込まれた前記データを検証するベリファイ動作とのセットから成るループを複数回繰り返し行う書き込みシーケンスを実行する制御回路と、
を有し、
前記制御回路は、前記書き込みシーケンスにおいて、書き込み対象となる選択ワード線に接続されたメモリセルにデータを書き込む際に、前記選択ワード線に隣接した隣接ワード線に接続されたメモリセルの閾値情報に基づき、前記選択ワード線に接続されたメモリセルの閾値を調整する、半導体記憶装置。
続きを表示（約 1,300 文字）【請求項２】
前記制御回路は、前記ベリファイ動作の結果、ベリファイパスと判定したループの次のループにおいて、前記選択ワード線に接続されたメモリセルの閾値を調整する請求項１に記載の半導体記憶装置。
【請求項３】
前記制御回路は、前記閾値情報に基づき、前記隣接ワード線に接続されたメモリセルの閾値が低いと判定した場合、前記選択ワード線に接続されたメモリセルに接続された前記ビット線に接地電圧よりも高く、書き込み禁止電圧よりも低い電圧を印加して追加の書き込みを行う請求項２に記載の半導体記憶装置。
【請求項４】
前記閾値情報は、前記隣接ワード線に接続されたメモリセルのデータパターンに基づいて演算される請求項１に記載の半導体記憶装置。
【請求項５】
前記複数のメモリセルアレイの一部に、前記隣接ワード線に接続されたメモリセルのデータパターンを保持し、
前記制御回路は、前記データパターンに基づき前記閾値情報を演算する請求項１に記載の半導体記憶装置。
【請求項６】
前記制御回路は、前記閾値情報を前記メモリセルアレイの一部に保持する請求項５に記載の半導体記憶装置。
【請求項７】
各々が複数レベルの閾値電圧のいずれかに設定可能な複数のメモリセルを備えたメモリセルアレイと、
前記複数のメモリセルのゲートに接続されたワード線と、
前記複数のメモリセルの一端にそれぞれ接続された複数のビット線と、
前記複数のビット線にビット線電圧を印加するセンスアンプ回路と、
前記メモリセルにデータを書き込むプログラム動作と、前記メモリセルに書き込まれた前記データを検証するベリファイ動作とのセットから成るループを複数回繰り返し行う書き込みシーケンスを実行する制御回路と、
を有する半導体記憶装置の制御方法であって、
前記書き込みシーケンスにおいて、書き込み対象となる選択ワード線に接続されたメモリセルにデータを書き込む際に、前記選択ワード線に隣接した隣接ワード線に接続されたメモリセルの閾値情報に基づき、前記選択ワード線に接続されたメモリセルの閾値を調整する、半導体記憶装置の制御方法。
【請求項８】
前記ベリファイ動作の結果、ベリファイパスと判定したループの次のループにおいて、前記選択ワード線に接続されたメモリセルの閾値を調整する請求項７に記載の半導体記憶装置の制御方法。
【請求項９】
前記閾値情報に基づき、前記隣接ワード線に接続されたメモリセルの閾値が低いと判定した場合、前記選択ワード線に接続されたメモリセルに接続された前記ビット線に接地電圧よりも高く、書き込み禁止電圧よりも低い電圧を印加して追加の書き込みを行う請求項８に記載の半導体記憶装置の制御方法。
【請求項１０】
前記閾値情報は、前記隣接ワード線に接続されたメモリセルのデータパターンに基づいて演算される請求項７に記載の半導体記憶装置の制御方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置及び半導体記憶装置の制御方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
近年、半導体記憶装置としてＮＡＮＤ型メモリが普及している。このような半導体記憶装置において、ワード線ＷＬｎに書き込みを行い、次に、ワード線ＷＬｎ＋１に書き込みを行った際に、既に書き込みが完了しているワード線ＷＬｎの各メモリセルの閾値電圧が上昇する隣接ワード線干渉（ＮＷＩ：Neighbor Word-line Interference）が生じる。
【０００３】
このＮＷＩの影響により、ワード線ＷＬｎの各メモリセルの閾値分布が広くなることで、閾値分布間のマージンが減少し、フェイルビットカウント（ＦＢＣ）が増加する。このＮＷＩの影響は、メモリ密度を高めるために、ゲート間の間隔を小さくなるに伴い、また、多値化が進むに伴い大きくなる。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２０／０３１２４１５号明細書
米国特許出願公開第２０２２／００７６７５２号明細書
米国特許出願公開第２０２３／００９１３１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、ＮＷＩの影響を受けた場合でも、閾値分布の広がりを抑制することができる半導体記憶装置及び半導体記憶装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本実施形態の半導体記憶装置は、各々が複数レベルの閾値電圧のいずれかに設定可能な複数のメモリセルを備えたメモリセルアレイと、複数のメモリセルのゲートに接続されたワード線と、複数のメモリセルの一端にそれぞれ接続された複数のビット線と、複数のビット線にビット線電圧を印加するセンスアンプ回路と、メモリセルにデータを書き込むプログラム動作と、メモリセルに書き込まれたデータを検証するベリファイ動作とのセットから成るループを複数回繰り返し行う書き込みシーケンスを実行する制御回路と、を有する。制御回路は、書き込みシーケンスにおいて、書き込み対象となる選択ワード線に接続されたメモリセルにデータを書き込む際に、選択ワード線に隣接した隣接ワード線に接続されたメモリセルの閾値情報に基づき、選択ワード線に接続されたメモリセルの閾値を調整する。
【図面の簡単な説明】
【０００７】
メモリシステムの構成の一例を示すブロック図である。
図１中の不揮発性メモリ２の構成の一例を示すブロック図である。
３次元構造のメモリセルアレイ２０のブロックの構成例を示す図である。
図２中のセンスアンプユニット群２８およびデータレジスタ２９の構成の一例を示すブロック図である。
図４中のセンスアンプユニットＳＡＵの具体的な構成の一例を示す回路図である。
コーディングの一例として２－３－２コーディングを示す説明図である。
データの書き込み時の基本的なコマンドシーケンスの一例を示す図である。
プログラム動作時におけるビット線及び選択ワード線の電位変化の一例を示す図である。
ＡからＧ状態までの書き込みシーケンスの一例を示す説明図である。
本実施形態の動作を説明するためのフローチャートである。
本実施形態の動作による閾値分布の変化を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態について詳細に説明する。
本実施形態は、ワード線ＷＬｎのメモリセルにデータを書き込む際にワード線ＷＬｎ＋１のメモリセルに書き込むデータを事前に確認し、そのデータパターンに合わせて、ワード線ＷＬｎのメモリセルに書き込むデータの閾値を調整することで、ＮＷＩの影響を抑制するものである。
【０００９】
（メモリシステムの構成）
図１は、メモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム１は、不揮発性メモリ２と、メモリコントローラ３とを備える。なお、不揮発性メモリ２は、複数のメモリチップを含む場合がある。メモリシステム１は、ホスト装置４と接続可能である。ホスト装置４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
【００１０】
メモリシステム１は、ホスト装置４が搭載されたマザーボード上に、メモリシステム１を構成する複数のチップを実装して構成してもよいし、メモリシステム１を１つのモジュールで実現するシステムＬＳＩ（Ｌａｒｇｅ－ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）として構成してもよい。メモリシステム１の例としては、ＳＤカードのようなメモリカード、ＳＳＤ（Ｓｏｌｉｄ－Ｓｔａｔｅ－Ｄｒｉｖｅ）、およびｅＭＭＣ（ｅｍｂｅｄｄｅｄ－Ｍｕｌｔｉ－Ｍｅｄｉａ－Ｃａｒｄ）などが挙げられる。
（【００１１】以降は省略されています）

関連特許