特許ウォッチ

公開番号2025144244
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024043929
出願日2024-03-19
発明の名称メモリデバイス及びメモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 16/08 20060101AFI20250925BHJP(情報記憶)
要約【課題】高い信頼性を有し且つ高速に動作することが可能なメモリデバイス及びメモリシステムを提供すること。
【解決手段】実施形態のメモリデバイスは、複数のメモリセルと、ワード線と、コントローラとを含む。複数のメモリセルは、閾値電圧の異なる複数のステートのいずれに含まれるかに応じて複数ビットデータを記憶するように構成される。ワード線は、複数のメモリセルに接続される。コントローラは、複数のステートのうち高ステート側の閾値電圧を有するメモリセルの数をカウントし、カウント結果に基づいてシフトされた読み出し電圧を用いて複数のメモリセルを対象とした読み出し動作を実行するように構成される。
【選択図】図11
特許請求の範囲【請求項１】
閾値電圧の異なる複数のステートのいずれに含まれるかに応じて複数ビットデータを記憶するように構成された複数のメモリセルと、
前記複数のメモリセルに接続されたワード線と、
前記複数のステートのうち高ステート側の閾値電圧を有するメモリセルの数をカウントし、カウント結果に基づいてシフトされた読み出し電圧を用いて前記複数のメモリセルを対象とした読み出し動作を実行するように構成されたコントローラと、を備える、
メモリデバイス。
続きを表示（約 1,000 文字）【請求項２】
前記ワード線に接続された前記複数のメモリセルの組は複数ページデータを記憶し、
前記カウントの対象であるメモリセルの数は１ページデータに対応する数以下である、
請求項１に記載のメモリデバイス。
【請求項３】
前記コントローラは、さらに、前記カウントを実行する前に、前記高ステート側の閾値電圧を有するメモリセルの数の間引き処理を実行するように構成される、
請求項１に記載のメモリデバイス。
【請求項４】
前記カウントに使用されるカウンタをさらに備え、
前記コントローラは、さらに、前記カウントの際に、前記カウンタがオーバーフローしないように制御するように構成される、
請求項３に記載のメモリデバイス。
【請求項５】
前記コントローラは、さらに、前記カウント結果に基づいて、前記複数ページデータのそれぞれの読み出し動作で使用される全ての読み出し電圧のシフト値を決定するように構成される、
請求項２に記載のメモリデバイス。
【請求項６】
前記高ステート側の閾値電圧を有するメモリセルの数として、２回のサンプリング結果の排他的論理和演算の結果が使用される、
請求項１に記載のメモリデバイス。
【請求項７】
前記高ステート側の閾値電圧を有するメモリセルは、前記複数のステートのうち最高ステートに含まれ、前記２回のサンプリング結果は、前記最高ステートと重なるように設定された読み出し電圧を用いた読み出し動作によって取得される、
請求項６に記載のメモリデバイス。
【請求項８】
前記２回のサンプリング結果は、互いに異なる２種類の読み出し電圧を用いた読み出し動作によって取得される、
請求項６に記載のメモリデバイス。
【請求項９】
前記２回のサンプリング結果は、１種類の読み出し電圧を用いて異なるタイミングで２回データを判定する読み出し動作によって取得される、
請求項６に記載のメモリデバイス。
【請求項１０】
前記高ステート側の閾値電圧を有するメモリセルの数は、１回のサンプリング結果に基づいている、
請求項１に記載のメモリデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリデバイス及びメモリシステムに関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリが知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２０／００９０７６２号明細書
米国特許出願公開第２０２０／０４０９７８８号明細書
米国特許出願公開第２０２０／００９０７６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高い信頼性を有し且つ高速に動作することが可能なメモリデバイス及びメモリシステムを提供すること。
【課題を解決するための手段】
【０００５】
実施形態のメモリデバイスは、複数のメモリセルと、ワード線と、コントローラとを含む。複数のメモリセルは、閾値電圧の異なる複数のステートのいずれに含まれるかに応じて複数ビットデータを記憶するように構成される。ワード線は、複数のメモリセルに接続される。コントローラは、複数のステートのうち高ステート側の閾値電圧を有するメモリセルの数をカウントし、カウント結果に基づいてシフトされた読み出し電圧を用いて複数のメモリセルを対象とした読み出し動作を実行するように構成される。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムの構成の一例を示すブロック図。
第１実施形態に係るメモリシステムが備えるメモリコントローラのハードウェア構成の一例を示すブロック図。
第１実施形態に係るメモリシステムが備えるメモリデバイスのハードウェア構成の一例を示すブロック図。
第１実施形態に係るメモリデバイスが備えるメモリセルアレイの回路構成の一例を示す図。
第１実施形態に係るメモリデバイスが備えるロウデコーダモジュールの回路構成の一例を示す図。
第１実施形態に係るメモリデバイスが備えるセンスアンプモジュール及びデータレジスタの回路構成の一例を示す図。
第１実施形態に係るメモリデバイスにおけるメモリセルトランジスタの閾値電圧分布及びデータの割り当ての一例を示す模式図。
第１実施形態に係るメモリデバイスが備える電圧調整部の構成の一例を示すブロック図。
Ｖｔｈトラッキングの概要を示す模式図。
Ｖｔｈトラッキングにおける設定の具体例を示す模式図。
第１実施形態に係るメモリデバイスのオンチップトラッキングの処理フローの一例を示すフローチャート。
第１実施形態に係るメモリデバイスにおけるオンチップトラッキングのコマンドシーケンスの一例を示す模式図。
第１実施形態に係るメモリデバイスのオンチップトラッキングの動作波形の一例を示す模式図。
第１実施形態に係るメモリデバイスのオンチップトラッキングにおけるカウント対象の概要を示す模式図。
第１実施形態に係るメモリデバイスにおけるカウント値とシフト値との対応関係の一例を示すグラフ。
第１実施形態に係るメモリデバイスのオンチップトラッキングで使用されるシフト値テーブルの具体例を示す図。
第１実施形態に係るメモリデバイスのオンチップトラッキングで使用されるルックアップテーブルの具体例を示す図。
第１実施形態の第１変形例に係るメモリデバイスのオンチップトラッキングの動作波形の一例を示す模式図。
第１実施形態の第２変形例に係るメモリデバイスのオンチップトラッキングの動作波形の一例を示す模式図。
第２実施形態に係るメモリデバイスが備える電圧調整部の構成の一例を示すブロック図。
第２実施形態に係るメモリデバイスのオンチップトラッキングの処理フローの一例を示すフローチャート。
第２実施形態に係るメモリデバイスのオンチップトラッキングの動作波形の一例を示す模式図。
第２実施形態に係るメモリデバイスのオンチップトラッキングにおけるカウント対象の概要を示す模式図。
第３実施形態に係るメモリデバイスのオンチップトラッキングの処理フローの一例を示すフローチャート。
第３実施形態に係るメモリデバイスにおけるオンチップトラッキングの結果を利用した読み出し動作のコマンドシーケンスの一例を示す模式図。
第３実施形態に係るメモリデバイスのオンチップトラッキングの結果を利用した読み出し動作における動作波形の一例を示す模式図。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は、模式的又は概念的なものである。構成の図示は、適宜省略されている。略同一の機能及び構成を有する構成要素には、同一の符号が付加されている。参照符号に付加された数字等は、同じ参照符号により参照され、且つ類似した要素同士を区別するために使用される。
【０００８】
＜１＞第１実施形態
第１実施形態は、読み出し電圧の好適なシフト値を所定の範囲のメモリセル数に基づいてオンチップで決定するように構成されたメモリシステムＭＳに関する。以下に、第１実施形態に係るメモリシステムＭＳの詳細について説明する。
【０００９】
＜１－１＞構成
まず、第１実施形態に係るメモリシステムＭＳの構成について説明する。
【００１０】
＜１－１－１＞メモリシステムＭＳの構成
図１は、第１実施形態に係るメモリシステムＭＳの構成の一例を示すブロック図である。図１に示すように、メモリシステムＭＳは、外部のホストデバイスＨＤ（ホストとも呼ばれる）に接続され得る。ホストデバイスＨＤは、パーソナルコンピュータ、携帯情報端末、サーバのような電子機器である。メモリシステムＭＳは、メモリカード、ＳＳＤ（solid state drive）のようなストレージデバイスである。メモリシステムＭＳは、例えば、メモリコントローラ１と、少なくとも１つのメモリデバイス２とを含む。
（【００１１】以降は省略されています）

関連特許