特許ウォッチ

公開番号2025144802
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024044651
出願日2024-03-21
発明の名称不揮発性メモリ装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G11C 17/18 20060101AFI20250926BHJP(情報記憶)
要約【課題】保証期間の保証のための効果的な構成を実現できる不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置(1)において、第2メモリ素子(52)がプログラム済状態、かつ第2基準メモリ素子(51)が未プログラム状態の場合、第1メモリ素子(42)を未プログラム状態とし、かつ前記第1メモリ素子のゲート電圧を前記第2メモリ素子のゲート電圧よりも高くし、前記第1メモリ素子がプログラム済状態、かつ第1基準メモリ素子が未プログラム状態の場合、前記第2メモリ素子を未プログラム状態とし、かつ前記第2メモリ素子のゲート電圧を前記第1メモリ素子のゲート電圧よりも高くする構成としている。
【選択図】図8A
特許請求の範囲【請求項１】
第１入力電流が入力されるように構成される第１カレントミラーと、
第２入力電流が入力されるように構成される第２カレントミラーと、
を備え、
前記第１カレントミラーは、入力側の第１基準メモリ素子と、出力側の第１メモリ素子と、を有し、
前記第２カレントミラーは、入力側の第２基準メモリ素子と、出力側の第２メモリ素子と、を備え、
前記第１カレントミラーから出力される第１出力電流と、前記第２カレントミラーから出力される第２出力電流との大小関係に基づいてデータの読み出しが可能であり、
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１メモリ素子を未プログラム状態とし、かつ前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第２メモリ素子を未プログラム状態とし、かつ前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする、不揮発性メモリ装置。
続きを表示（約 1,200 文字）【請求項２】
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１基準メモリ素子をプログラム済状態とすることで前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第２基準メモリ素子をプログラム済状態とすることで前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする、請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記第１入力電流および前記第２入力電流は、それぞれ小さい状態と大きい状態とを切り替え可能であり、
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１入力電流を大きい状態、第２入力電流を小さい状態とすることで、前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第２入力電流を大きい状態、前記第１入力電流を小さい状態とすることで、前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする、請求項１に記載の不揮発性メモリ装置。
【請求項４】
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１メモリ素子のゲートに電源電圧を印加させることで、前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第２メモリ素子のゲートに電源電圧を印加させることで、前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする、請求項１に記載の不揮発性メモリ装置。
【請求項５】
前記第１基準メモリ素子と接地端との間に接続される第１抵抗と、
前記第２基準メモリ素子と接地端との間に接続される第２抵抗と、をさらに備え、
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１抵抗を有効、前記第２抵抗を無効とすることで、前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第１抵抗を無効、前記第２抵抗を有効とすることで、前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする、請求項１に記載の不揮発性メモリ装置。
【請求項６】
前記第１メモリ素子および前記第２メモリ素子は、サイドウォールに電荷をトラップさせることでプログラムを実行するように構成される、請求項１から請求項５のいずれか１項に記載の不揮発性メモリ装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、不揮発性メモリ装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来、トランジスタへのホットキャリア注入を利用した不揮発性メモリ装置がある。この種の不揮発性メモリ装置は、初期状態において特性が揃えられた第１および第２トランジスタをメモリ素子として備え、いずれか一方のトランジスタに対してのみホットキャリアを注入してトランジスタの特性を変化させる。その後のリード動作では、第１および第２トランジスタに共通のゲート電圧を供給したときのドレイン電流の大小関係に基づき、“０”のデータが記憶されているのか、“１”のデータが記憶されているのかを読み出す。例えば、第１トランジスタのドレイン電流のほうが小さい状態（第１トランジスタの特性が変化した状態）は“０”のデータが記憶されている状態に相当し、第２トランジスタのドレイン電流のほうが小さい状態（第２トランジスタの特性が変化した状態）は“１”のデータが記憶されている状態に相当する。
【０００３】
なお、上記に関連する技術については、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１１－１０３１５８号公報
【０００５】
［概要］
上記のような不揮発性メモリ装置においては、メモリ素子に流れる電流の大小関係に基づいてデータを読み出すため、メモリ素子に流れる電流の間に十分な差が存在することが必要であるが、経年劣化によって上記大小関係が逆転することが保証期間において生じない保証が必要である。
【０００６】
上記状況に鑑み、本開示は、保証期間の保証のための効果的な構成を実現できる不揮発性メモリ装置を提供することを目的とする。
【０００７】
本開示の一態様に係る不揮発性メモリ装置は、
第１入力電流が入力されるように構成される第１カレントミラーと、
第２入力電流が入力されるように構成される第２カレントミラーと、
を備え、
前記第１カレントミラーは、入力側の第１基準メモリ素子と、出力側の第１メモリ素子と、を有し、
前記第２カレントミラーは、入力側の第２基準メモリ素子と、出力側の第２メモリ素子と、を備え、
前記第１カレントミラーから出力される第１出力電流と、前記第２カレントミラーから出力される第２出力電流との大小関係に基づいてデータの読み出しが可能であり、
前記第２メモリ素子がプログラム済状態、かつ前記第２基準メモリ素子が未プログラム状態の場合、前記第１メモリ素子を未プログラム状態とし、かつ前記第１メモリ素子のゲート電圧を前記第２メモリ素子のゲート電圧よりも高くし、
前記第１メモリ素子がプログラム済状態、かつ前記第１基準メモリ素子が未プログラム状態の場合、前記第２メモリ素子を未プログラム状態とし、かつ前記第２メモリ素子のゲート電圧を前記第１メモリ素子のゲート電圧よりも高くする構成としている。
【図面の簡単な説明】
【０００８】
図１は、プログラム動作時におけるメモリ素子への電圧印加を示す図である。
図２は、図１に対応するメモリ素子の縦構造断面図である。
図３は、リード（読み出し）動作時におけるメモリ素子への電圧印加を示す図である。
図４は、図３に対応するメモリ素子の縦構造断面図である。
図５は、比較例に係る不揮発性メモリ装置の構成を示す図である。
図６は、メモリ素子の状態に応じたＶｇｓ（ゲート・ソース間電圧）とＩｄｓ（ドレイン電流）との関係を示す模式図である。
図７は、ドレイン電流の正規分布によるばらつきの例を示す図である。
図８Ａは、第１実施形態に係る不揮発性メモリ装置におけるデータの記憶状態の一例を示す図である。
図８Ｂは、第１実施形態に係る不揮発性メモリ装置におけるデータの記憶状態の別例を示す図である。
図９は、第１実施形態に係る不揮発性メモリ装置の具体的な構成を示す図である。
図１０Ａは、書込みモード、かつデータ“０”を書き込む場合を示す図である。
図１０Ｂは、書込みモード、かつデータ“１”を書き込む場合を示す図である。
図１０Ｃは、読出しモードの場合を示す図である。
図１１は、第２実施形態に係る不揮発性メモリ装置の構成を示す図である。
図１２Ａは、書込みモード、かつデータ“０”を書き込む場合を示す図である。
図１２Ｂは、読み出しモードの場合を示す図である。
図１３は、第３実施形態に係る不揮発性メモリ装置の構成を示す図である。
図１４は、第４実施形態に係る不揮発性メモリ装置の構成を示す図である。
【０００９】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【００１０】
＜メモリ素子について＞
メモリ素子は、プログラム動作を実行可能な素子であり、トランジスタにより構成される。メモリ素子は、ＯＴＰ（One Time Programmable）素子とも呼ばれる。
（【００１１】以降は省略されています）

関連特許