特許ウォッチ

公開番号2025124310
公報種別公開特許公報(A)
公開日2025-08-26
出願番号2024020268
出願日2024-02-14
発明の名称情報処理装置、命令並列実行方法及びプログラム
出願人公立大学法人北九州市立大学
代理人個人
主分類G06F 9/38 20180101AFI20250819BHJP(計算;計数)
要約【課題】本願発明は、並列処理用のプログラミング言語によるプログラムの並列処理を実行することに適した情報処理装置等を提供する。
【解決手段】複数の命令の並列に実行する中央演算処理装置13において、フェッチ処理部23は、プログラムカウンタ群記憶部31に含まれる複数のプログラムカウンタを利用して、複数の命令を命令レジスタ群記憶部33に一括して読み取る。デコード処理部25は、命令レジスタ群記憶部33に読み取られた複数の命令をデコード処理して、バックエンド部17に実行指示する。拡張論理実行処理部41は、実行装置群43に含まれる一つ又は複数の実行装置45において実行指示された命令を実行する。
【選択図】図1
特許請求の範囲【請求項１】
複数の命令の並列に実行する情報処理装置であって、
フロントエンド部と、内部メモリと、バックエンド部を備え、
前記フロントエンド部は、フェッチ処理部と、デコード処理部を備え、
前記内部メモリは、プログラムカウンタ群記憶部と、命令レジスタ群記憶部を備え、
前記バックエンド部は、拡張論理実行処理部と、実行装置群を備え、
前記フェッチ処理部は、前記プログラムカウンタ群記憶部に含まれる複数のプログラムカウンタを利用して、複数の命令を前記命令レジスタ群記憶部に一括して読み取り、
前記デコード処理部は、前記命令レジスタ群記憶部に読み取られた複数の命令をデコード処理して、前記バックエンド部に実行指示し、
前記拡張論理実行処理部は、前記実行装置群に含まれる一つ又は複数の実行装置において実行指示された命令を実行する、情報処理装置。
続きを表示（約 1,000 文字）【請求項２】
前記デコード処理部は、前記命令レジスタ群記憶部に読み取られた複数の命令のうち、ターゲット・オペコードと同じオペコードの命令に対して、当該命令のオペランドと前記ターゲット・オペコードとを組み合わせてデコード処理する、請求項１記載の情報処理装置。
【請求項３】
前記プログラムカウンタ群記憶部に含まれるプログラムカウンタの数は、前記実行装置群において同時に実行することができる命令の数よりも多い、請求項１記載の情報処理装置。
【請求項４】
前記内部メモリは、アクティブマスク群記憶部を備え、
前記フロントエンド部は、アクティブマスク群処理部を備え、
前記プログラムカウンタ群記憶部に含まれる前記プログラムカウンタの個数はｎ（ｎは２以上の自然数）であり、
前記アクティブマスク群処理部は、それぞれがｎ個の前記プログラムカウンタに対応するｎ個のアクティブマスクを備え、
前記各アクティブマスクは、対応するプログラムカウンタがアクティブか否かを示すデータを保持し、
前記フェッチ処理部は、アクティブであるとするデータを保持する前記アクティブマスクに対応するプログラムカウンタを利用して、命令を前記命令レジスタ群記憶部に一括して読み取る、請求項１記載の情報処理装置。
【請求項５】
複数の命令の並列に実行する命令並列実行方法であって、
情報処理装置は、フロントエンド部と、内部メモリと、バックエンド部を備え、
前記フロントエンド部は、フェッチ処理部と、デコード処理部を備え、
前記内部メモリは、プログラムカウンタ群記憶部と、命令レジスタ群記憶部を備え、
前記バックエンド部は、拡張論理実行処理部と、実行装置群を備え、
前記フェッチ処理部が、前記プログラムカウンタ群記憶部に含まれる複数のプログラムカウンタを利用して、複数の命令を前記命令レジスタ群記憶部に一括して読み取るフェッチステップと、
前記デコード処理部が、前記命令レジスタ群記憶部に読み取られた複数の命令をデコード処理して、前記バックエンド部に実行指示するデコードステップと、
前記拡張論理実行処理部が、前記実行装置群に含まれる一つ又は複数の実行装置において実行指示された命令を実行する実行ステップを含む命令並列実行方法。
【請求項６】
コンピュータを、請求項１記載のデコード処理部として機能させるためのプログラム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置、命令並列実行方法及びプログラムであって、複数の命令を並列に実行する情報処理装置等に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
例えば特許文献１などの汎用的なアーキテクチャを採用したプロセッサでは、高性能化するために多くの犠牲を払う必要がある。これに対し、特定の処理に特化したプロセッサは、汎用性を犠牲にしたことで、高性能・高信頼・低消費電力を実現することができる。このようなアプローチは、ドメイン特化アーキテクチャ（ＤＳＡ）といわれている。
【０００３】
プログラミング言語Elixir(エリクサー)は、並列分散処理と耐障害性に優れた関数型プログラミング言語である。Elixirを導入することで、保守性の大幅な向上と低消費電力化、それによる電気代の削減、信頼性の大幅向上と、それによる運用保守要員・コストの軽減など顕著な効果がある。例えば、３００台のＰＣサーバーを必要としていたクラウド・アプリケーションを１０台に削減できる。
【０００４】
発明者は、非特許文献１にあるように、被乗数と乗数のビット幅が異なるDSPスライスの乗算器を用いてKaratsuba法を行うアルゴリズムを提案している。
【先行技術文献】
【特許文献】
【０００５】
特開２０２３－５１９９４号公報
【非特許文献】
【０００６】
山崎，「被乗数と乗数のビット幅が異なる場合のKaratsuba法の拡張」，電子情報通信学会ＲＥＣＯＮＦ研究会，2023年。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
Elixirの並列分散処理は、プログラムから生成される逐次的な機械語命令列を効率よく同時に実行するとともに、それらを複数ある実行装置（例えば中央演算処理装置（ＣＰＵ）、ＣＰＵコアなど。ＣＰＵコアは、仕組みにより物理コアと論理コアに分かれる。）に割り当てて物理的にも同時に実行する。
【０００８】
しかしながら、従来のコンピュータでは、実行装置の数は一定個数で不変である。そのため、Elixirのスケジューラが実行装置を調整して並列処理を実行する必要がある。
【０００９】
このような課題は、Elixirに限定されず、並列処理を行うことに適したプログラミング言語によるプログラムを実行する場合に一般的に認められるものである。なお、非特許文献１は、乗算に関するものである。
【００１０】
そこで、本願発明は、並列処理用のプログラミング言語によるプログラムの並列処理を実行することに適した情報処理装置等を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許