特許ウォッチ

公開番号2025092411
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2024174678
出願日2024-10-04
発明の名称レシーバ回路及びその動作方法
出願人エスケーハイニックス株式会社,SK hynix Inc.
代理人弁理士法人三枝国際特許事務所
主分類H04L 25/03 20060101AFI20250612BHJP(電気通信技術)
要約【課題】トレーニング動作でのシンボル間干渉の確認結果に応じてノーマル動作で適用される等化機能を調整する。
【解決手段】レシーバ回路1は、トレーニングモードで確認した結果に応じて第1のイネーブル信号EN1の活性化可否を決定し、該信号の活性化区間でのみ動作し、第1の受信ノーマル信号RV_NM1_t0の1番目の以前受信値RV_NM1_t1に基づき現在受信値RV_NM1_t0に対する直接的なキャリブレーションを介して第1の受信ノーマル信号に対する1番目のポスト-カーソル成分を除去する第1の決定フィードバック等化器103及び第1のイネーブル信号が活性化状態である場合、第1の受信ノーマル信号の2番目乃至N番目の以前受信値RV_NM1_t2:tNが有するパターンにより駆動力を調整し、第1の受信ノーマル信号に対する2番目～N番目のポスト-カーソル成分を除去する第2の決定フィードバック等化器104を含む。
【選択図】図1
特許請求の範囲【請求項１】
トレーニングモードで第１のパッドを介して印加される第１の入力パターン信号をトレーニング基準レベルによって第１の受信パターン信号として受信し、前記トレーニングモードの脱出以後に進入するノーマルモードで前記第１のパッドを介して印加される第１の入力ノーマル信号をノーマル基準レベルによって第１の受信ノーマル信号として受信する第１の入力部と、
前記トレーニングモードで前記第１の受信パターン信号の値を確認した結果に応じて第１のイネーブル信号の活性化可否を決定する第１のイネーブル制御部と、
前記第１のイネーブル信号の活性化区間でのみ動作し、前記第１の受信ノーマル信号の１番目の以前（ｐｏｓｔ）受信値に基づいて現在受信値に対する直接的なキャリブレーション（ｃａｌｉｂｒａｔｉｏｎ）を介して前記第１の受信ノーマル信号に対する１番目のポスト－カーソル（ｐｏｓｔ－ｃｕｒｓｏｒ）成分を除去する第１の決定フィードバック等化器（ＤＦＥ：ＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ）と、
前記第１のイネーブル信号が活性化状態である場合、前記第１の受信ノーマル信号の２番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される第１の入力トランジスタの駆動力を調整し、前記第１の受信ノーマル信号に対する２番目からＮ番目までのポスト－カーソル成分を除去する第２の決定フィードバック等化器と、
を備え、
Ｎは、２以上の自然数であるレシーバ回路。
続きを表示（約 2,400 文字）【請求項２】
前記第２の決定フィードバック等化器は、
前記第１のイネーブル信号が不活性化状態である場合、前記第１の受信ノーマル信号の１番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される第１の入力トランジスタの駆動力を調整し、前記第１の受信ノーマル信号に対する１番目からＮ番目までのポスト－カーソル成分を除去する請求項１に記載のレシーバ回路。
【請求項３】
前記第１のイネーブル制御部は、
前記トレーニングモードに進入することに応答して前記第１のイネーブル信号を活性化させた後、前記トレーニングモードの進入区間の間、前記第１の受信パターン信号の値が予定されたパターン値と確認されることに応答して前記第１のイネーブル信号を不活性化させる請求項２に記載のレシーバ回路。
【請求項４】
前記トレーニングモードで第２のパッドを介して印加される第２の入力パターン信号を前記トレーニング基準レベルによって第２の受信パターン信号として受信し、前記ノーマルモードで前記第２のパッドを介して印加される第２の入力ノーマル信号を前記ノーマル基準レベルによって第２の受信ノーマル信号として受信する第２の入力部と、
前記トレーニングモードで前記第２の受信パターン信号の値を確認した結果に応じて前記第２のイネーブル信号の活性化可否を決定する第２のイネーブル制御部と、
前記第２のイネーブル信号の活性化区間でのみ動作し、前記第２の受信ノーマル信号の１番目の以前受信値に基づいて現在受信値に対する直接的なキャリブレーションを介して前記第２の受信ノーマル信号に対する１番目のポスト－カーソル成分を除去する第３の決定フィードバック等化器と、
前記第２のイネーブル信号が活性化状態である場合、前記第２の受信ノーマル信号の２番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される第２の入力トランジスタの駆動力を調整し、前記第２の受信ノーマル信号に対する２番目からＮ番目までのポスト－カーソル成分を除去する第４の決定フィードバック等化器と、
をさらに備える請求項２に記載のレシーバ回路。
【請求項５】
前記第４の決定フィードバック等化器は、
前記第２のイネーブル信号が不活性化状態である場合、前記第２の受信ノーマル信号の１番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される前記第２の入力トランジスタの駆動力を調整し、前記第２の受信ノーマル信号に対する１番目からＮ番目までのポスト－カーソル成分を除去する請求項４に記載のレシーバ回路。
【請求項６】
前記第２のイネーブル制御部は、
前記トレーニングモードに進入することに応答して前記第２のイネーブル信号を活性化させた後、前記トレーニングモードの進入区間の間、前記第２の受信パターン信号の値が前記予定されたパターン値と確認されることに応答して前記第２のイネーブル信号を不活性化させる請求項５に記載のレシーバ回路。
【請求項７】
前記第１及び第２の入力パターン信号の各々は、前記トレーニングモードの第１の区間で第１のパターンに設定されて前記第１及び第２のパッドの各々を介して並列に印加され、続く前記トレーニングモードの第２の区間で前記第１のパターンとは異なる第２のパターンに設定されて前記第１及び第２のパッドの各々を介して並列に印加され、
前記トレーニングモードの第１の区間で前記第１及び第２の入力部の各々は、前記第１及び第２の入力パターン信号の各々を第１のトレーニング基準レベルによって前記第１及び第２の受信パターン信号の各々として受信し、
前記トレーニングモードの第２の区間で前記第１及び第２の入力部の各々は、前記第１及び第２の入力パターン信号の各々を前記第１のトレーニング基準レベルとは異なる第２のトレーニング基準レベルによって前記第１及び第２の受信パターン信号の各々として受信する請求項５に記載のレシーバ回路。
【請求項８】
前記第１のパターンは、複数の「０」値の間に少なくとも１個の「１」値が含まれるパターンであり、
前記第２のパターンは、複数の「１」値の間に少なくとも１個の「０」値が含まれるパターンであり、
前記第１のトレーニング基準レベルは、前記ノーマル基準レベルより予定されたレベルだけ高いレベルを有し、
前記第２のトレーニング基準レベルは、前記ノーマル基準レベルより前記予定されたレベルだけ低いレベルを有する請求項７に記載のレシーバ回路。
【請求項９】
前記第１のイネーブル制御部は、
前記トレーニングモードに進入することに応答して前記第１のイネーブル信号を活性化させた後、前記トレーニングモードの第１の区間で前記第１の受信パターン信号に含まれた「１」値の個数をカウンティングした値と、前記トレーニングモードの第２の区間で前記第１の受信パターン信号の「０」値の個数をカウンティングした値とを加えた第１の確認個数が予定された個数である場合、前記第１のイネーブル信号を不活性化させる請求項８に記載のレシーバ回路。
【請求項１０】
前記第２のイネーブル制御部は、
前記トレーニングモードに進入することに応答して前記第２のイネーブル信号を活性化させた後、前記トレーニングモードの第１の区間で前記第２の受信パターン信号に含まれた「１」値の個数をカウンティングした値と、前記トレーニングモードの第２の区間で前記第２の受信パターン信号の「０」値の個数をカウンティングした値とを加えた第２の確認個数が前記予定された個数である場合、前記第２のイネーブル信号を不活性化させる請求項９に記載のレシーバ回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体回路に関し、具体的に、等化機能を有するレシーバ回路及びその動作方法に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
電子装置は、多くの電子構成要素を含んでおり、そのうち、コンピュータシステムは、半導体から構成された多くの半導体装置を含むことができる。半導体を利用して実現される種々の半導体装置のうち、メモリシステム（ｍｅｍｏｒｙｓｙｓｔｅｍ）を格納媒体として使用する装置、例えば、デジタルカメラとスマートフォン及びタブレットＰＣなどのような移動型デジタル電子装置では、データを格納するために揮発性メモリ装置（Ｖｏｌａｔｉｌｅｍｅｍｏｒｙｄｅｖｉｃｅ）と不揮発性メモリ装置（Ｎｏｎｖｏｌａｔｉｌｅｍｅｍｏｒｙｄｅｖｉｃｅ）とを備えることができる。揮発性メモリ装置は、電源供給が遮断されれば、格納していたデータが消滅されるメモリ装置である。揮発性メモリ装置には、ＳＲＡＭ（ＳｔａｔｉｃＲＡＭ）、ＤＲＡＭ（ＤｙｎａｍｉｃＲＡＭ）、ＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤＲＡＭ）などがある。不揮発性メモリ装置は、電源供給が遮断されても、格納していたデータが維持されるメモリ装置である。不揮発性メモリ装置には、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅａｎｄＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、フラッシュメモリ装置（ＦｌａｓｈＭｅｍｏｒｙＤｅｖｉｃｅ）、ＰＲＡＭ（Ｐｈａｓｅ－ｃｈａｎｇｅＲＡＭ）、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲＡＭ）、ＲＲＡＭ（登録商標）（ＲｅｓｉｓｔｉｖｅＲＡＭ）、ＦＲＡＭ（登録商標）（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲＡＭ）などがある。フラッシュメモリは、大別して、ＮＯＲフラッシュメモリとＮＡＮＤフラッシュメモリとに区分されることができる。
【０００３】
このようなメモリ装置は、クロック信号とデータとを送信及び受信して互いに通信することができる。メモリ装置は、データバスのような信号バスを介してデータに対応する情報を有する信号を送信できる。メモリ装置は、信号バスを介して信号を送信するために信号送信回路を備えることができ、信号送信回路は、信号バスを介してアナログ電圧を送信することによって信号を送信できる。一般に、信号送信回路は、ハイロジックレベルに対応するアナログ電圧及びローロジックレベルに対応するアナログ電圧を送信できる。
【０００４】
メモリ装置に備えられた信号入出力インターフェースにおいてデータ信号は、チャネルを介して受信機に伝達されることができる。データレート（ｄａｔａｒａｔｅ）が増加するにつれてチャネル影響による干渉信号が増加し、信号品質の低下が問題になることがあり、悪化するＳＩ（ｓｉｇｎａｌｉｎｔｅｇｒｉｔｙ）特性を改善するために、等化機能を使用している。等化機能を提供するいろいろな種類の等化器（ｅｑｕａｌｉｚｅｒ）のうち１つである決定フィードバック等化器（ＤＦＥ：ＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ）は干渉信号を相殺して、すなわち、シンボル間干渉（ＩＳＩ：Ｉｎｔｅｒ－ＳｙｍｂｏｌＩｎｔｅｒｆｅｒｅｎｃｅ）を誘発するポストカーソルを相殺してＳＩ特性を改善できる。
【０００５】
一方、ＤＦＥの等化機能のうち、ダイレクトフィードバック（ＤｉｒｅｃｔＦｅｅｄｂａｃｋ）方式を使用するＤＦＥには、Ｃｕｒｒｅｎｔ－ｓｕｍｍｅｒＤＦＥとＧｍ－ｃｏｎｔｒｏｌＤＦＥとがありうる。ここで、Ｃｕｒｒｅｎｔ－ｓｕｍｍｅｒＤＦＥは、以前（ｐｏｓｔ）に受信された信号の値を使用して現在受信される信号に対して直接的にキャリブレーション（ｃａｌｉｂｒａｔｉｏｎ）を行う方式で等化機能を行うダイレクトフィードバックＤＦＥを意味することができる。また、Ｇｍ－ｃｏｎｔｒｏｌＤＦＥは、以前に受信された信号の値が有するパターンによって現在受信される信号が入力されるトランジスタの駆動力を調整する方式、すなわち、間接的な方式で等化機能を行うダイレクトフィードバックＤＦＥを意味することができる。Ｃｕｒｒｅｎｔ－ｓｕｍｍｅｒＤＦＥは、Ｇｍ－ｃｏｎｔｒｏｌＤＦＥに比べて電流消費量が大きいが、より効果的に受信される信号のＳＩ特性を改善できる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、パワー－アップ（ｐｏｗｅｒ－ｕｐ）以後、ノーマル動作以前に行われるトレーニング動作を介して入力される信号に発生するシンボル間干渉（ＩＳＩ：Ｉｎｔｅｒ－ＳｙｍｂｏｌＩｎｔｅｒｆｅｒｅｎｃｅ）を確認し、確認結果に応じてノーマル動作で適用される等化機能を調整するレシーバ回路及びその動作方法を提供できる。
【０００７】
本発明においてなそうとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないさらに他の技術的課題は、下記の記載から本発明の属する技術分野における通常の知識を有する者に明確に理解され得るであろう。
【課題を解決するための手段】
【０００８】
本発明の実施形態に係るレシーバ回路は、トレーニングモードで第１のパッドを介して印加される第１の入力パターン信号をトレーニング基準レベルによって第１の受信パターン信号として受信し、前記トレーニングモードの脱出以後に進入するノーマルモードで前記第１のパッドを介して印加される第１の入力ノーマル信号をノーマル基準レベルによって第１の受信ノーマル信号として受信する第１の入力部と、前記トレーニングモードで前記第１の受信パターン信号の値を確認した結果に応じて第１のイネーブル信号の活性化可否を決定する第１のイネーブル制御部と、前記第１のイネーブル信号の活性化区間でのみ動作し、前記第１の受信ノーマル信号の１番目の以前（ｐｏｓｔ）受信値に基づいて現在受信値に対する直接的なキャリブレーション（ｃａｌｉｂｒａｔｉｏｎ）を介して前記第１の受信ノーマル信号に対する１番目のポスト－カーソル（ｐｏｓｔ－ｃｕｒｓｏｒ）成分を除去する第１の決定フィードバック等化器（ＤＦＥ：ＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ）と、前記第１のイネーブル信号が活性化状態である場合、前記第１の受信ノーマル信号の２番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される第１の入力トランジスタの駆動力を調整し、前記第１の受信ノーマル信号に対する２番目からＮ番目までのポスト－カーソル成分を除去する第２の決定フィードバック等化器とを備えることができる。
【０００９】
本発明のさらに他の実施形態に係るレシーバ回路の動作方法は、トレーニングモードで第１のパッドを介して印加される第１の入力パターン信号をトレーニング基準レベルによって第１の受信パターン信号として受信し、前記トレーニングモードの脱出以後に進入するノーマルモードで前記第１のパッドを介して印加される第１の入力ノーマル信号をノーマル基準レベルによって第１の受信ノーマル信号として受信する第１の受信ステップと、前記第１の受信パターン信号の値を確認した結果に応じて第１のイネーブル信号の活性化可否を決定する第１のイネーブル制御ステップと、前記ノーマルモードで前記第１のイネーブル信号が活性化状態である場合、前記第１の受信ノーマル信号の、１番目の以前（ｐｏｓｔ）受信値に基づいて現在受信値に対する直接的なキャリブレーション（ｃａｌｉｂｒａｔｉｏｎ）を介して前記第１の受信ノーマル信号に対する１番目のポスト－カーソル（ｐｏｓｔ－ｃｕｒｓｏｒ）成分を除去した後、２番目ないしＮ番目の以前受信値が有するパターンによって現在受信値が印加される第１の入力トランジスタの駆動力を調整し、前記第１の受信ノーマル信号に対する２番目からＮ番目までのポスト－カーソル成分を除去するステップとを含むことができる。
【発明の効果】
【００１０】
本技術は、パワー－アップ（ｐｏｗｅｒ－ｕｐ）以後、ノーマル動作以前に行われるトレーニング動作を介して入力される信号に発生するシンボル間干渉（ＩＳＩ：Ｉｎｔｅｒ－ＳｙｍｂｏｌＩｎｔｅｒｆｅｒｅｎｃｅ）を確認し、確認結果に応じてノーマル動作で適用される等化機能を調整することができる。
（【００１１】以降は省略されています）

関連特許