特許ウォッチ

公開番号2025091019
公報種別公開特許公報(A)
公開日2025-06-18
出願番号2023205966
出願日2023-12-06
発明の名称クロックリカバリ回路、誤り率測定装置、及び誤り率測定方法
出願人アンリツ株式会社
代理人弁理士法人有我国際特許事務所
主分類H04L 7/033 20060101AFI20250611BHJP(電気通信技術)
要約【課題】広いループ帯域とSSC変調による周波数偏移に対する耐力とを確保してハーフレートクロックを再生できるクロックリカバリ回路、誤り率測定装置、及び誤り率測定方法を提供する。
【解決手段】クロックリカバリ回路1は、制御電圧に応じた周波数の出力信号を出力するVCO部80と、VCO部80の出力信号又は出力信号の分周信号とデータ信号との位相差に応じたパルス幅の誤差信号と、データ信号に応じたパルス幅のリファレンス信号とをそれぞれ差動出力する位相比較部20と、誤差信号の差動振幅からリファレンス信号の差動振幅の半分を減算する差動増幅部40と、差動増幅部40の出力を増幅する増幅部50と、増幅部50の出力を平滑化し、平滑化された増幅部50の出力を誤差増幅するループフィルタ部60と、ループフィルタ部60の出力にプリチューン電圧を加算して得られる制御電圧をVCO部80に出力するプリチューン部70と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
所定のＳＳＣ変調周波数でＳＳＣ変調されたデータ信号の１／２の周波数のハーフレートクロックを再生するクロックリカバリ回路（１）であって、
入力される制御電圧に応じた周波数の出力信号を出力する電圧制御発振部（８０）と、
前記電圧制御発振部の前記出力信号又は前記出力信号の周波数を分周した分周信号であるクロック信号と前記データ信号との位相差に応じたパルス幅の誤差信号と、前記データ信号に応じたパルス幅のリファレンス信号と、をそれぞれ差動出力する位相比較部（２０）と、
前記位相比較部により差動出力された前記誤差信号の差動振幅から、前記位相比較部により差動出力された前記リファレンス信号の差動振幅の半分を減算する差動増幅部（４０）と、
前記差動増幅部の出力を増幅する増幅部（５０）と、
前記増幅部の出力を平滑化し、平滑化された前記増幅部の出力をあらかじめ定められた基準電圧を基準として誤差増幅するループフィルタ部（６０）と、
前記ループフィルタ部の出力にあらかじめ定められたプリチューン電圧を加算して得られる前記制御電圧を前記電圧制御発振部に出力するプリチューン部（７０）と、を備え、
前記位相比較部は、
前記クロック信号の正相信号に同期して前記データ信号をラッチする第１ラッチ回路（２３）と、
前記クロック信号の逆相信号に同期して前記データ信号をラッチする第２ラッチ回路（２４）と、
前記クロック信号の前記逆相信号に同期して前記第１ラッチ回路の出力をラッチする第３ラッチ回路（２５）と、
前記クロック信号の前記正相信号に同期して前記第２ラッチ回路の出力をラッチする第４ラッチ回路（２６）と、
前記第１ラッチ回路の出力と前記第２ラッチ回路の出力の排他的論理和を出力する第１排他的論理和回路（２７）と、
前記第３ラッチ回路の出力と前記第４ラッチ回路の出力の排他的論理和を出力する第２排他的論理和回路（２８）と、
前記第１排他的論理和回路の出力を増幅して、前記誤差信号を差動出力する第１差動増幅器（２９）と、
前記第２排他的論理和回路の出力を増幅して、前記リファレンス信号を差動出力する第２差動増幅器（３０）と、を有し、
前記ハーフレートクロックは、前記クロックリカバリ回路のロック時の前記クロック信号であることを特徴とするクロックリカバリ回路。
続きを表示（約 1,200 文字）【請求項２】
前記差動増幅部は、第３差動増幅器（４１）を有し、
前記第３差動増幅器の出力端子は、第１抵抗（Ｒ１）を介して前記第３差動増幅器の反転入力端子に接続されるとともに、前記増幅部の入力側に接続され、
前記第３差動増幅器の非反転入力端子は、第２抵抗（Ｒ２）を介して接地され、
前記リファレンス信号の逆相信号が第３抵抗（Ｒ３）を介して前記非反転入力端子に入力され、
前記誤差信号の正相信号が第４抵抗（Ｒ４）を介して前記非反転入力端子に入力され、
前記誤差信号の逆相信号が第５抵抗（Ｒ５）を介して前記反転入力端子に入力され、
前記リファレンス信号の正相信号が第６抵抗（Ｒ６）を介して前記反転入力端子に入力され、
前記第１抵抗、第２抵抗、第４抵抗、及び第５抵抗の抵抗値は全て等しく、
前記第３抵抗及び前記第６抵抗の抵抗値は、前記第１抵抗、第２抵抗、第４抵抗、及び第５抵抗の抵抗値の２倍であることを特徴とする請求項１に記載のクロックリカバリ回路。
【請求項３】
前記クロック信号の周波数をカウントする周波数カウンタ部（１００）を更に備えることを特徴とする請求項１又は請求項２に記載のクロックリカバリ回路。
【請求項４】
前記増幅部のゲインと、前記ループフィルタ部の定数を切り替える切替部（５２，５３，６４～６７）を更に備えることを特徴とする請求項１又は請求項２に記載のクロックリカバリ回路。
【請求項５】
所定のＳＳＣ変調周波数でＳＳＣ変調されたデータ信号を受信する信号受信部（１５３）と、
前記信号受信部により受信された前記データ信号を構成するビット列データのビット誤り率を算出する誤り率算出部（１５５）と、を備える誤り率測定装置（１５０）であって、
前記信号受信部は、前記請求項１又は請求項２に記載のクロックリカバリ回路を有し、前記クロックリカバリ回路により前記データ信号から再生された前記ハーフレートクロックの立ち上がり及び立ち下がりのタイミングで前記データ信号を構成する前記ビット列データを抽出することを特徴とする誤り率測定装置。
【請求項６】
所定のＳＳＣ変調周波数でＳＳＣ変調されたデータ信号を受信する信号受信ステップ（Ｓ２，Ｓ３）と、
前記信号受信ステップにより受信された前記データ信号を構成するビット列データのビット誤り率を算出する誤り率算出ステップ（Ｓ４）と、を含む誤り率測定方法であって、
前記信号受信ステップは、前記請求項１又は請求項２に記載のクロックリカバリ回路により前記データ信号から再生された前記ハーフレートクロックの立ち上がり及び立ち下がりのタイミングで前記データ信号を構成する前記ビット列データを抽出することを特徴とする誤り率測定方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、クロックリカバリ回路、誤り率測定装置、及び誤り率測定方法に関し、特に、スペクトラム拡散クロックにより変調されたデータ信号からハーフレートクロックを再生するためのクロックリカバリ回路、誤り率測定装置、及び誤り率測定方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ＰＣＩＥｘｐｒｅｓｓ（登録商標）（Peripheral Component Interconnect Express）規格は、世代と共にデータレートが速くなってきており、Ｇｅｎ５ではＮＲＺ（Non Return to Zero）で３２Ｇｂｉｔ／ｓ、Ｇｅｎ６ではＰＡＭ４（Pulse Amplitude Modulation 4）で３２Ｇｂａｕｄ（すなわち、６４Ｇｂｉｔ／ｓ）となっている。
【０００３】
近年、ＩｏＴ（Internet of Things）やクラウドコンピューティングの普及により通信システムは膨大なデータを扱うようになり、通信システムを構成する各種の通信機器のインタフェースは高速化とシリアル伝送化が進んでいる。例えば、ＵＳＢ（登録商標）（Universal Serial Bus）やＰＣＩＥｘｐｒｅｓｓなどの高速シリアルバス（High Speed Serial Bus）の規格では、電磁両立性（Electro-Magnetic Compatibility：ＥＭＣ）対策として、基準信号のスペクトラムを拡散したスペクトラム拡散クロック（Spread-Spectrum Clock：ＳＳＣ）によるＳＳＣ変調が採用されている。
【０００４】
ＳＳＣ変調されたデータ信号は、所定の変調周波数を有するＳＳＣ変調波により周波数掃引された基準クロックに同期したタイミングで生成される。例えば、ＰＣＩＥｘｐｒｅｓｓ規格のＳＳＣ変調波は、図１５に示すような周期３３ｋＨｚの三角波の波形形状を有している。
【０００５】
ところで、通信機器における信号の品質評価の指標の一つとして、受信データのうちビット誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate：ＢＥＲ）が知られている。
【０００６】
近年、通信システムを構成する各種の通信機器の多くは、同期用のクロックを伝送せず、データ信号のみを伝送するようになっており、ＢＥＲを測定する従来の誤り率測定装置は、受信したデータ信号からクロックを再生するクロックリカバリ回路を備えている。従来、様々なクロックリカバリ回路が提案されている（例えば、特許文献１～９並びに非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
特開２０１２－０８０３３７号公報
特開２０１３－０１７０７６号公報
特許第３５２２６７３号公報
特許第３５６２７１５号公報
特許第４４５４７９８号公報
特許第４７０６８８５号公報
特許第５０６２２６０号公報
特許第５３６５３２３号公報
特許第６０２４４８９号公報
【非特許文献】
【０００８】
J. Savoj & B. Razavi, "A 10-Gb/s CMOS clock and data recovery circuit with a half-rate linear phase detector," JSSC, vol. 36, pp. 761-768, May 2001
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１～９並びに非特許文献１に開示されたような従来のクロックリカバリ回路は、様々な規格に対応できる広いループ帯域や、例えば５０００ｐｐｍ程度の大きな周波数偏移に対する耐力を持つものではない。このため、これらのクロックリカバリ回路は、ＰＣＩＥｘｐｒｅｓｓ規格を含む様々な規格に対応することが要求される誤り率測定装置に適用することができないという問題があった。
【００１０】
本発明は、このような従来の課題を解決するためになされたものであって、広いループ帯域とＳＳＣ変調による周波数偏移に対する耐力とを確保してハーフレートクロックを再生できるクロックリカバリ回路、誤り率測定装置、及び誤り率測定方法を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許