特許ウォッチ

公開番号2025089483
公報種別公開特許公報(A)
公開日2025-06-12
出願番号2025050886,2024050752
出願日2025-03-26,2011-12-20
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20250605BHJP()
要約【課題】記憶保持期間において、電力が供給されない状況でも記憶内容の保持が可能で、
かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供すること。
【解決手段】トランジスタと、容量素子と、を有し、トランジスタは、第1の酸化物半導
体層と、第1の酸化物半導体層と接するソース電極およびドレイン電極と、第1の酸化物
半導体層と重なるゲート電極と、第1の酸化物半導体層とゲート電極との間に設けられた
ゲート絶縁層と、を有し、容量素子は、ソース電極またはドレイン電極と、ソース電極ま
たはドレイン電極と接する第2の酸化物半導体層と、第2の酸化物半導体層と接する容量
素子電極と、を有する半導体装置である。
【選択図】図1
特許請求の範囲【請求項１】
トランジスタと、容量素子と、を有し、
前記トランジスタは、ゲート電極と、前記ゲート電極上のゲート絶縁層と、前記ゲート絶縁層上で前記ゲート電極と重なる第１の酸化物半導体層と、前記第１の酸化物半導体層上で前記第１の酸化物半導体層と電気的に接続されるソース電極およびドレイン電極と、前記第１の酸化物半導体層、前記ソース電極、および前記ドレイン電極上の絶縁層と、前記絶縁層上で第１の酸化物半導体層と重なる電極と、を有し、
前記容量素子は、第１の電極と、前記第１の電極と接する第２の酸化物半導体層と、前記第２の酸化物半導体層と接する、前記ソース電極または前記ドレイン電極と同一の導電層からなる第２の電極と、を有し、
前記第１の酸化物半導体層および第２の酸化物半導体層は、非単結晶であって、ａｂ面から見て、三角形、または、六角形の原子配列を有し、且つ、ｃ軸においては、金属元素が層状、または、前記金属元素と酸素元素が層状に配列した相を含む酸化物半導体、または、非単結晶であって、ａｂ面から見て、三角形、または、六角形の原子配列を有し、且つ、ｃ軸においては、金属元素が層状、または、前記金属元素と酸素元素が層状に配列した相を含む酸窒化物半導体、を含む半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示する発明は、半導体素子を利用した半導体装置およびその駆動方法に関するものであ
る。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性の
ものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される
。
【０００３】
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
して容量素子に電荷を蓄積することで、情報を記憶する。
【０００４】
上述の原理から、ＤＲＡＭでは、情報を読み出すと容量素子の電荷は失われるため、情報
の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトラン
ジスタにおいてはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によって
、トランジスタが選択されていない状況でも電荷が流出、または流入するため、データの
保持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）が必
要であり、消費電力を低減することは困難である。また、電力の供給がなくなると記憶内
容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別の記憶装
置が必要となる。
【０００５】
揮発性記憶装置の別の例としてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
【０００６】
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
【０００７】
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
【０００８】
また、フローティングゲートに電荷を注入させるため、または、その電荷を除去するため
には、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注入
、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではない
という問題もある。
【先行技術文献】
【特許文献】
【０００９】
特開昭５７－１０５８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の問題に鑑み、開示する発明の一態様では、記憶保持時間において電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の
半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許