特許ウォッチ

公開番号2025090162
公報種別公開特許公報(A)
公開日2025-06-17
出願番号2023205222
出願日2023-12-05
発明の名称半導体装置及びその製造方法
出願人新電元工業株式会社
代理人個人,個人
主分類H10D 8/01 20250101AFI20250610BHJP()
要約【課題】信頼性の低下の可能性を低減できる半導体装置を提供する。
【解決手段】本発明は、PN接合12を有する半導体層11と、前記半導体層11の表面上に形成された第1の電極層21と、前記第1の電極層21上に形成された第1のはんだ31と、前記半導体層11の裏面下に形成された第2の電極層22と、前記第2の電極層22下に形成された第2のはんだ32と、前記第2の電極層22下に形成され、平面視において前記第2のはんだ32の周囲に配置された分離物42を有し、前記分離物42は、前記第2のはんだ32が載らないように前記第2のはんだと分離するものである半導体装置である。
【選択図】図2
特許請求の範囲【請求項１】
ＰＮ接合を有する半導体層と、
前記半導体層の表面上に形成された第１の電極層と、
前記第１の電極層上に形成された第１のはんだと、
前記半導体層の裏面下に形成された第２の電極層と、
前記第２の電極層下に形成された第２のはんだと、
前記第２の電極層下に形成され、平面視において前記第２のはんだの周囲に配置された分離物
を有し、
前記分離物は、前記第２のはんだが載らないように前記第２のはんだと分離するものであることを特徴とする半導体装置。
続きを表示（約 1,500 文字）【請求項２】
請求項１において、
前記半導体層の表面側の側面に形成されたメサ構造の傾斜面と、
前記傾斜面に形成されたパッシベーション層
を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記半導体層は、
前記ＰＮ接合から裏面側に形成された第１の第１導電型半導体層と、
前記第１の第１導電型半導体層と接触し、前記半導体層の裏面側に形成され、前記第１の第１導電型半導体層より不純物濃度が高い第２の第１導電型半導体層と、
前記ＰＮ接合から表面側に形成された第２導電型半導体層
を有し、
前記ＰＮ接合は、前記第２導電型半導体層が前記第１の第１導電型半導体層と接合する面に位置することを特徴とする半導体装置。
【請求項４】
請求項１又は２において、
前記分離物は、ソルダーレジスト又はポリイミドであることを特徴とする半導体装置。
【請求項５】
請求項１又は２において、
前記半導体層の側面及び前記分離物の側面に配置されたモールド樹脂を有することを特徴とする半導体装置。
【請求項６】
半導体ウェーハの表面側又は裏面側から不純物を導入することで、前記半導体ウェーハにＰＮ接合を形成する工程（ａ）と、
前記半導体ウェーハの表面にメサ構造の溝を形成する工程（ｂ）と、
前記溝の内面にパッシベーション層を形成する工程（ｃ）と、
前記半導体ウェーハの表面及び裏面に導電層を形成することで、前記半導体ウェーハの表面に前記導電層からなる複数の第１の電極層を形成する工程（ｄ）と、
前記半導体ウェーハの裏面の前記導電層下のはんだを配置しない領域に、はんだが載らないように分離する分離物を塗布する工程（ｅ）と、
前記分離物を硬化させる工程（ｆ）と、
前記半導体ウェーハの表面の前記第１の電極層の各々の上に第１のはんだを配置するとともに、前記半導体ウェーハの裏面の露出した前記導電層の下に第２のはんだを配置する工程（ｇ）
を有し、
平面視において、前記半導体ウェーハの裏面の前記分離物の中央は、前記メサ構造の溝の中央と重なることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６において、
前記工程（ｅ）の前記分離物は、ソルダーレジスト又はポリイミドであることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記工程（ｅ）の前記分離物を塗布する方法は、スプレー、印刷又はインクジェットによる塗布方法を用い、
前記工程（ｆ）の前記分離物を硬化させる方法は、熱又は紫外線照射による硬化方法を用いることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６から８のいずれか一項において、
前記工程（ｇ）の後に、前記半導体ウェーハの裏面の分離物にチップ分割用レーザー照射またはダイサーで溝を入れた後、ブレーキング処理することで、前記半導体ウェーハを複数のチップに分割する工程（ｈ）を有し、
前記工程（ｈ）により分割された複数のチップの裏面の前記第２のはんだの上の導電層は第２の電極層となることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項６から８のいずれか一項において、
前記工程（ｂ）の溝はダイシングブレードにより切削することで形成されることを特徴とする半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
図４は、従来のメサ型ダイオードの製造方法を説明する断面図である。この製造方法は、ウェーハの状態でウェーハ１１０の両面にはんだ１０１、１０２を付ける方法である。ウェーハ１１０の裏面の必要部分にのみＮｉめっきがされるように、フォトリソグラフィー技術を用いた写真工程を行って裏面に酸化膜１１１を残し、Ｎｉめっき処理を行って酸化膜１１１以外の部分にＮｉめっき電極を形成し、その後、第２のＮｉめっき電極１２２下にはんだ１０２を付け、裏面の酸化膜１１１にチップ分割用のレーザー１３１を照射してブレーキング処理することでチップ化する。これに関連する技術が特許文献１に開示されている。
【０００３】
しかし、上記の製造方法では、裏面に酸化膜１１１を残すための写真工程が必要となり、製造工程が煩雑となり、製造コストも高くなる。
【０００４】
また、従来のメサ型ダイオードは、Ｎ
－
型半導体層１１０ａ上に接触するＰ
＋
型半導体層１１２を有し、Ｐ
＋
型半導体層１１２上に複数の第１のＮｉめっき電極１２１が形成されている。Ｐ
＋
型半導体層１１２及びＮ
－
型半導体層１１０ａには溝が形成されており、この溝内にはパッシベーション層１２５が形成されている。また、Ｎ
－
型半導体層１１０ａの下に接触するＮ
＋
型半導体層１１３が形成されており、Ｎ
＋
型半導体層１１３の下には複数の第２のＮｉめっき電極１２２が形成されている。複数の第２のＮｉめっき電極１２２の各々の周囲には酸化膜１１１が形成されており、第１のＮｉめっき電極１２１上に第１のはんだ１０１が、第２のＮｉめっき電極１２２下に第２のはんだ１０２が形成されている。
【０００５】
しかし、第２のＮｉめっき電極１２２の周囲に形成された酸化膜１１１は、耐腐食性、耐水性又は耐マイグレーション性が十分に高いとはいえないことがあり、その結果、ダイオード（半導体装置）の信頼性が低下する可能性がある。
【０００６】
そこで、信頼性の低下の可能性を低減できる半導体装置、及び写真工程を減らして製造工程の煩雑さを低減できる半導体装置の製造方法が求められている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１４－１９２５００号公報（図４、図５）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の種々の態様は、信頼性の低下の可能性を低減できる半導体装置、及びフォトリソグラフィー技術を用いた写真工程を減らして製造工程の煩雑さを低減できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以下に本発明の種々の態様について説明する。
【００１０】
［１］ＰＮ接合を有する半導体層と、
前記半導体層の表面上に形成された第１の電極層と、
前記第１の電極層上に形成された第１のはんだと、
前記半導体層の裏面下に形成された第２の電極層と、
前記第２の電極層下に形成された第２のはんだと、
前記第２の電極層下に形成され、平面視において前記第２のはんだの周囲に配置された分離物
を有し、
前記分離物は、前記第２のはんだが載らないように前記第２のはんだと分離するものであることを特徴とする半導体装置。
（【００１１】以降は省略されています）

関連特許