特許ウォッチ

公開番号2025081953
公報種別公開特許公報(A)
公開日2025-05-28
出願番号2023195084
出願日2023-11-16
発明の名称半導体装置及びその製造方法
出願人新電元工業株式会社
代理人個人,個人
主分類H10D 8/50 20250101AFI20250521BHJP()
要約【課題】信頼性の低下の可能性を低減できる半導体装置を提供する。
【解決手段】本発明は、PN接合12を有する半導体層11と、前記半導体層11の表面上に形成された第1の電極層21と、前記第1の電極層21上に形成された第1のはんだ31と、前記半導体層11の裏面に形成された第2の電極層22と、前記第2の電極層22下に形成された第2のはんだ32と、前記半導体層11の裏面側の側面11aに形成された段差部13と、前記段差部13を含む前記半導体層11の側面、前記第1及び第2のはんだ31、32の側面に配置された樹脂50を有し、前記樹脂50は、前記段差部13に接触して配置されていることを特徴とする半導体装置である。
【選択図】図2
特許請求の範囲【請求項１】
ＰＮ接合を有する半導体層と、
前記半導体層の表面上に形成された第１の電極層と、
前記第１の電極層上に形成された第１のはんだと、
前記半導体層の裏面に形成された第２の電極層と、
前記第２の電極層下に形成された第２のはんだと、
前記半導体層の裏面側の側面に形成された段差部と、
前記段差部を含む前記半導体層の側面、前記第１及び第２のはんだの側面に配置された樹脂
を有し、
前記樹脂は、前記段差部に接触して配置されていることを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
請求項１において、
前記半導体層の表面側の側面に形成されたメサ構造の傾斜面と、
前記傾斜面に形成されたパッシベーション層
を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記半導体層の側面の前記段差部には前記第２の電極層が形成されていないことを特徴とする半導体装置。
【請求項４】
請求項１又は２において、
前記半導体層は、
前記ＰＮ接合から裏面側に形成された第１の第１導電型半導体層と、
前記第１の第１導電型半導体層と接触し、前記半導体層の裏面側に形成され、前記第１の第１導電型半導体層より不純物濃度が高い第２の第１導電型半導体層と、
前記ＰＮ接合から表面側に形成された第２導電型半導体層
を有し、
前記ＰＮ接合は、前記第２導電型半導体層が前記第１の第１導電型半導体層と接合する面に位置することを特徴とする半導体装置。
【請求項５】
請求項１又は２において、
前記樹脂はモールド樹脂であることを特徴とする半導体装置。
【請求項６】
半導体ウェーハの表面側又は裏面側から不純物を導入することで、前記半導体ウェーハにＰＮ接合を形成する工程（ａ）と、
前記半導体ウェーハの表面にメサ構造の溝を形成する工程（ｂ）と、
前記溝の内面にパッシベーション層を形成する工程（ｃ）と、
前記半導体ウェーハの表面及び裏面に導電層を形成することで、前記半導体ウェーハの表面に前記導電層からなる複数の第１の電極層を形成する工程（ｄ）と、
前記半導体ウェーハの裏面の導電層にレーザーを照射し、前記導電層及び前記導電層に接触する前記半導体ウェーハの裏面をミーリング加工することで、前記半導体ウェーハの裏面に前記導電層からなる複数の第２の電極層を形成するとともに、前記複数の第２の電極層の各々の周囲に位置する前記半導体ウェーハの裏面に溝を形成する工程（ｅ）と、
前記半導体ウェーハの表面の各々の第１の電極層の上に第１のはんだを配置するとともに、前記半導体ウェーハの裏面の各々の第２の電極層の下に第２のはんだを配置する工程（ｆ）
を有し、
平面視において、前記半導体ウェーハの裏面の溝の中央は、前記メサ構造の溝の中央と重なることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６において、
前記工程（ｂ）の溝はダイシングブレードにより切削することで形成されることを特徴とする半導体装置の製造方法。
【請求項８】
請求項６又は７において、
前記工程（ｆ）の後に、前記半導体ウェーハの裏面の溝にチップ分割用レーザー照射またはダイサーで溝を入れた後、ブレーキング処理することで、前記半導体ウェーハを複数のチップに分割する工程を有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項６又は７において、
前記工程（ｅ）において前記ミーリング加工により形成される前記複数の第２の電極層の各々を位置決め用の印を備えた平面形状とすることを特徴とする半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
図４は、従来のメサ型ダイオードの製造方法を説明する断面図である。この製造方法は、ウェーハの状態でウェーハ１１０の両面にはんだ１０１、１０２を付ける方法である。ウェーハ１１０の裏面の必要部分にのみＮｉめっきがされるように、フォトリソグラフィー技術を用いた写真工程を行って裏面に酸化膜１１１を残し、Ｎｉめっき処理を行って酸化膜１１１以外の部分にＮｉめっき電極を形成し、その後、第２のＮｉめっき電極１２２の下にはんだ１０２を付け、裏面の酸化膜１１１にチップ分割用のレーザー１３１を照射してブレーキング処理することでチップ化する。これに関連する技術が特許文献１に開示されている。
【０００３】
しかし、上記の製造方法では、裏面に酸化膜１１１を残すための写真工程が必要となり、製造工程が煩雑となり、製造コストも高くなる。
【０００４】
また、従来のメサ型ダイオードは、Ｎ
－
型半導体層１１０ａ上に接触するＰ
＋
型半導体層１１２を有し、Ｐ
＋
型半導体層１１２上に第１のＮｉめっき電極１２１が形成されている。Ｐ
＋
型半導体層１１２及びＮ
－
型半導体層１１０ａには溝が形成されており、この溝内にはパッシベーション層１２５が形成されている。また、Ｎ
－
型半導体層１１０ａの下に接触するＮ
＋
型半導体層１１３が形成されており、Ｎ
＋
型半導体層１１３の下には第２のＮｉめっき電極１２２が形成されている。第１のＮｉめっき電極１２１の上に第１のはんだ１０１が、第２のＮｉめっき電極１２２の下に第２のはんだ１０２が形成され、これらの周囲はモールド樹脂（図示せず）により封止されている。
【０００５】
しかし、Ｎ
＋
型半導体層１１３の側面には凸凹がないため、その側面とモールド樹脂が十分に密着していない場合に第２のはんだ１０２にクラックが発生する可能性があり、その結果、ダイオード（半導体装置）の信頼性が低下する可能性がある。
【０００６】
そこで、本発明は、信頼性の低下の可能性を低減できる半導体装置、及び写真工程を減らして製造工程の煩雑さを低減できる半導体装置の製造方法を提供することを目的とする。
【先行技術文献】
【特許文献】
【０００７】
特開２０１４－１９２５００号公報（図４、図５）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の種々の態様は、信頼性の低下の可能性を低減できる半導体装置、及びフォトリソグラフィー技術を用いた写真工程を減らして製造工程の煩雑さを低減できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
以下に本発明の種々の態様について説明する。
【００１０】
［１］ＰＮ接合を有する半導体層と、
前記半導体層の表面上に形成された第１の電極層と、
前記第１の電極層上に形成された第１のはんだと、
前記半導体層の裏面に形成された第２の電極層と、
前記第２の電極層下に形成された第２のはんだと、
前記半導体層の裏面側の側面に形成された段差部と、
前記段差部を含む前記半導体層の側面、前記第１及び第２のはんだの側面に配置された樹脂
を有し、
前記樹脂は、前記段差部に接触して配置されていることを特徴とする半導体装置。
（【００１１】以降は省略されています）

関連特許