特許ウォッチ

公開番号2025077203
公報種別公開特許公報(A)
公開日2025-05-19
出願番号2023189225
出願日2023-11-06
発明の名称半導体装置
出願人住友電気工業株式会社
代理人個人,個人,個人,個人
主分類H01L 21/768 20060101AFI20250512BHJP(基本的電気素子)
要約【課題】MIMキャパシタを有する半導体装置において、配線面積の低減による小型化を可能にする。
【解決手段】半導体装置は、主面および主面とは反対を向く裏面を有する基板と、基板の主面上に設けられた第1金属膜と、第1金属膜上に設けられ、第1金属膜と接する第1絶縁層と、第1絶縁層上に設けられ、第1絶縁層と接する第2金属膜と、第1絶縁層を貫通して第1金属膜と第2金属膜とを接続する複数の第1ビアと、第2金属膜上に設けられ、第2金属膜と接する第2絶縁層と、第2絶縁層上に設けられ、第2絶縁層と接するとともに、第2絶縁層によって第2金属膜と絶縁されている第3金属膜と、基板の裏面上に設けられた第4金属膜と、基板を貫通して第1金属膜と第4金属膜とを接続するとともに、主面の法線方向から見て第2金属膜と重なる位置に設けられた第2ビアと、を備える。第2金属膜、第2絶縁層および第3金属膜はMIMキャパシタを構成する。
【選択図】図2
特許請求の範囲【請求項１】
主面および前記主面とは反対を向く裏面を有する基板と、
前記基板の前記主面上に設けられた第１金属膜と、
前記第１金属膜上に設けられ、前記第１金属膜と接する第１絶縁層と、
前記第１絶縁層上に設けられ、前記第１絶縁層と接する第２金属膜と、
前記第１絶縁層を貫通して前記第１金属膜と前記第２金属膜とを接続する複数の第１ビアと、
前記第２金属膜上に設けられ、前記第２金属膜と接する第２絶縁層と、
前記第２絶縁層上に設けられ、前記第２絶縁層と接するとともに、前記第２絶縁層によって前記第２金属膜と絶縁されている第３金属膜と、
前記基板の前記裏面上に設けられた第４金属膜と、
前記基板を貫通して前記第１金属膜と前記第４金属膜とを接続する第２ビアと、
を備え、
前記第２金属膜、第２絶縁層および前記第３金属膜はＭＩＭキャパシタを構成し、
前記第１金属膜、前記複数の第１ビアおよび前記第２ビアは、前記主面の法線方向において前記ＭＩＭキャパシタと並んでいる、半導体装置。
続きを表示（約 370 文字）【請求項２】
前記第３金属膜は、前記複数の第１ビアそれぞれの上の領域を避けて設けられている、請求項１に記載の半導体装置。
【請求項３】
前記基板は炭化シリコン基板である、請求項１または２に記載の半導体装置。
【請求項４】
前記主面に沿った断面にて前記複数の第１ビアそれぞれを切断したときの前記複数の第１ビアそれぞれの断面形状は多角形であり、前記多角形の複数の角部それぞれが９０度より大きい、請求項１に記載の半導体装置。
【請求項５】
前記多角形は正多角形である、請求項４に記載の半導体装置。
【請求項６】
前記複数の第１ビアがＡｕ、Ｃｕ、Ｗ、Ｔｉ、Ａｌ、Ｒu、およびＣｏからなる群から選択される少なくとも一つの金属材料を含む、請求項１または２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１は、容量素子を内蔵する配線基板を開示する。この配線基板は、２つの容量素子電極層を備える。一方の容量素子電極層の外周縁が他方の容量素子電極層の外周縁よりも外側に位置する。一方の容量素子電極層に接続された枠状の補助容量素子電極層が、他方の容量素子電極層を取り囲んでいる。補助容量素子電極層の内周縁は、一方の容量素子電極層の外周縁の内側に位置する。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－２８３０７０号公報
特開２０１８－３７４９７号公報
特開２００４－１９３５６３号公報
特開２００４－６９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばモノリシックマイクロ波集積回路（ＭＭＩＣ）といった半導体装置において、配線層内にＭＩＭ（Metal-Insulator-Metal）キャパシタが設けられることがある。ＭＩＭキャパシタの容量は面積と比例するので、ＭＩＭキャパシタの容量によっては、ＭＩＭキャパシタの面積が大きくなる。一方、ＭＭＩＣといった半導体装置においては、配線面積の低減による小型化が求められる。
【０００５】
本開示は、このような問題点に鑑みてなされたものであり、ＭＩＭキャパシタを有する半導体装置において、配線面積の低減による小型化を可能にすることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本開示による半導体装置は、主面および主面とは反対を向く裏面を有する基板と、基板の主面上に設けられた第１金属膜と、第１金属膜上に設けられ、第１金属膜と接する第１絶縁層と、第１絶縁層上に設けられ、第１絶縁層と接する第２金属膜と、第１絶縁層を貫通して第１金属膜と第２金属膜とを接続する複数の第１ビアと、第２金属膜上に設けられ、第２金属膜と接する第２絶縁層と、第２絶縁層上に設けられ、第２絶縁層と接するとともに、第２絶縁層によって第２金属膜と絶縁されている第３金属膜と、基板の裏面上に設けられた第４金属膜と、基板を貫通して第１金属膜と第４金属膜とを接続する第２ビアと、を備える。第２金属膜、第２絶縁層および第３金属膜は、ＭＩＭキャパシタを構成する。複数の第１ビア、第１金属膜および第２ビアは、主面の法線方向においてＭＩＭキャパシタと並んでいる。
【発明の効果】
【０００７】
本開示によれば、ＭＩＭキャパシタを有する半導体装置において、配線面積の低減による小型化を可能にできる。
【図面の簡単な説明】
【０００８】
図１は、本開示の一実施形態にかかる半導体装置を示す平面図である。
図２は、図１に示されたＩＩ－ＩＩ線に沿った、半導体装置の断面図である。
図３は、一例として、複数の第１ビアそれぞれの断面形状が多角形である場合を示す。
図４は、一変形例に係る半導体装置を示す断面図である。
図５は、本開示の別の変形例にかかる半導体装置を示す平面図である。
図６は、図５に示されたＶＩ－ＶＩ線に沿った、半導体装置の断面図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に、本開示の実施形態の内容を列記して説明する。［１］本開示の一側面による半導体装置は、主面および主面とは反対を向く裏面を有する基板と、基板の主面上に設けられた第１金属膜と、第１金属膜上に設けられ、第１金属膜と接する第１絶縁層と、第１絶縁層上に設けられ、第１絶縁層と接する第２金属膜と、第１絶縁層を貫通して第１金属膜と第２金属膜とを接続する複数の第１ビアと、第２金属膜上に設けられ、第２金属膜と接する第２絶縁層と、第２絶縁層上に設けられ、第２絶縁層と接するとともに、第２絶縁層によって第２金属膜と絶縁されている第３金属膜と、基板の裏面上に設けられた第４金属膜と、基板を貫通して第１金属膜と第４金属膜とを接続する第２ビアと、を備える。第２金属膜、第２絶縁層および第３金属膜は、ＭＩＭキャパシタを構成する。複数の第１ビア、第１金属膜および第２ビアは、主面の法線方向においてＭＩＭキャパシタと並んでいる。
【００１０】
上記［１］の半導体装置では、複数の第１ビア、第１金属膜および第２ビアが、基板の主面に対して垂直な方向（すなわち基板の厚み方向）においてＭＩＭキャパシタと並んでいる。これにより、例えば特許文献２に記載された構造のように、ＭＩＭキャパシタの一方の電極からの引き出し配線（例えばグランド配線）をＭＩＭキャパシタと並置する場合と比較して、配線面積を低減することができる。よって、ＭＩＭキャパシタを有する半導体装置の小型化が可能になる。
（【００１１】以降は省略されています）

関連特許