特許ウォッチ

公開番号2025069781
公報種別公開特許公報(A)
公開日2025-05-01
出願番号2023179720
出願日2023-10-18
発明の名称論理回路
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人朝日奈特許事務所
主分類H03K 19/0175 20060101AFI20250423BHJP(基本電子回路)
要約【課題】論理回路において、温度変動による入力電圧閾値の変動を抑制すると共に、入力電圧の変化時の遅延を抑制する。
【解決手段】実施形態の論理回路1は、基準電位Gに接続されているソース3sを有するエンハンスメント型の第1FET3と、入力される電圧をレベルシフトして、第1FET3に印加される電圧V1を生じさせるシフト回路2と、を含んでいる。シフト回路2は、論理回路1の入力端子12と第1FET3のゲート3gとの間に接続されている第1抵抗器5と、ゲート3gと基準電位Gとの間に直列に接続されている第2抵抗器6及び電位差生成素子40と、を含み、電位差生成素子40は、第1FET3の閾値電圧よりも小さい電位差Vdを生じさせる。
【選択図】図1
特許請求の範囲【請求項１】
基準電位に接続されているソースを有するエンハンスメント型の第１ＦＥＴと、
入力される電圧をレベルシフトして、前記第１ＦＥＴに印加される電圧を生じさせるシフト回路と、
を含む、論理回路であって、前記シフト回路は、
前記論理回路の入力端子と前記第１ＦＥＴのゲートとの間に接続されている第１抵抗器と、
前記ゲートと前記基準電位との間に直列に接続されている第２抵抗器及び電位差生成素子と、を含み、
前記電位差生成素子は、前記第１ＦＥＴの閾値電圧よりも小さい電位差を生じさせる、論理回路。
続きを表示（約 840 文字）【請求項２】
前記電位差生成素子は、前記電位差をドレインとソースとの間に生じさせる第２ＦＥＴによって構成されており、
前記第２ＦＥＴの前記ドレイン及びゲートは、互いに接続され、且つ前記第１ＦＥＴの前記ゲートに直接又は間接的に接続されており、
前記第２ＦＥＴの閾値電圧は前記第１ＦＥＴの前記閾値電圧よりも低い、請求項１記載の論理回路。
【請求項３】
前記第２ＦＥＴのゲート長は、前記第１ＦＥＴのゲート長よりも短い、請求項２記載の論理回路。
【請求項４】
前記第２ＦＥＴのゲート幅は、前記第１ＦＥＴのゲート幅よりも大きい、請求項３記載の論理回路。
【請求項５】
前記第１ＦＥＴ及び前記第２ＦＥＴは、化合物半導体で構成される半導体層の表面に形成されており、
前記第１ＦＥＴのゲート電極の長手方向と、前記第２ＦＥＴのゲート電極の長手方向とは、略直交している、請求項２～４のいずれか１項に記載の論理回路。
【請求項６】
前記第１ＦＥＴ及び前記第２ＦＥＴは、化合物半導体の特定の結晶面で構成される半導体層の表面に形成されており、
前記第１ＦＥＴのゲート電極の長手方向は、前記表面において、前記特定の結晶面が（１００）結晶面であるときに結晶方位［０１１］を向く方向と略平行であり、
前記第２ＦＥＴのゲート電極の長手方向は、前記表面において、前記特定の結晶面が（１００）結晶面であるときに結晶方位［０１－１］を向く方向と略平行である、請求項２～４のいずれか１項に記載の論理回路。
【請求項７】
前記特定の結晶面が（１００）結晶面であり、
前記第１ＦＥＴの前記ゲート電極の長手方向と結晶方位［０１１］を向く方向とが略平行であり、
前記第２ＦＥＴの前記ゲート電極の長手方向と結晶方位［０１－１］を向く方向とが略平行である、請求項６記載の論理回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、論理回路に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
インバータなどの論理回路の入力部には、ソース接地の電界効果トランジスタ（ＦＥＴ）が用いられることがある。特にＧａＡｓのような化合物半導体を用いてＤＣＦＬ（Direct Coupled FET Logic）で動作するソース接地ＦＥＴを含む回路は、高速動作が可能で高効率で動作するため、動作周波数の高い機器や、低消費電力が求められる機器に好適に用いられている。このような論理回路の入力段の回路にソース接地の型式で用いられるＦＥＴには、エンハンスメント型のｎチャネルのＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）が用いられている。化合物半導体で構成されるＭＥＳＦＥＴやＨＥＭＴのゲート領域には、ゲート電極と電子供給層などとの間でゲート電極側がアノードとなるダイオードが構成される。従って、このダイオードの順方向電圧よりも高いゲート電圧が印加されると、急激にゲート電極に電流が流れ込むことになる。そのため、論理回路の入力部に用いられるＭＥＳＦＥＴやＨＥＭＴでは、ゲート領域に構成されるダイオードが有する０．６Ｖ～０．９Ｖ程度の順方向電圧よりも低い、０．１Ｖ～０．４Ｖ程度のゲート電圧でドレイン－ソース間が導通するように閾値電圧が設定される。
【０００３】
これに対して、論理回路の前段に配置されて当該論理回路の入力電圧を出力する、ＤＣＦＬ以外の例えばＣＭＯＳロジックで動作する前段回路は、ＭＥＳＦＥＴなどに設定される閾値電圧よりも高い電圧を、ロウレベル電圧として有していることがある。そのため、前段回路が出力するロウレベル電圧を、ＭＥＳＦＥＴやＨＥＭＴなどで構成される入力部の回路がハイレベル電圧と認識しないように、前段回路からの電圧をシフトさせるレベル変換回路が設けられる。例えば、特許文献１には、ダイオードを用いたレベル変換回路を備えるレベル変換機能付き論理回路が示されている。
【０００４】
図８には、特許文献１に開示のレベル変換回路と同様のレベル変換回路１０１を入力段に備えた従来の論理回路１００が示されている。論理回路１００は、入力端子１０４に印加される入力電圧Ｖｉがハイレベル／ロウレベルのときにロウレベル／ハイレベルの出力電圧Ｖｏを出力端子１０５から出力するインバータである。論理回路１００は、レベル変換回路１０１とエンハンスメント型のＦＥＴ１０２とを含んでいる。ＦＥＴ１０２のドレイン１０２ｄは、抵抗ＲＬを介して論理回路１００の電源電位Ｖｄｄに接続されている。ＦＥＴ１０２のドレイン１０２ｄに出力端子１０５が接続されている。レベル変換回路１０１は、入力端子１０４とグランドとの間に直列に接続されている、ダイオードＤ１００と、抵抗器Ｒｉ１及びＲｉ２と、エンハンスメント型のＦＥＴ１０３と、を含んでいる。ＦＥＴ１０３のドレイン１０３ｄとゲート１０３ｇとが接続されており、そのため、ＦＥＴ１０３はダイオードとして機能する。抵抗Ｒｉ１と抵抗Ｒｉ２との間の電圧Ｖ１が、ＦＥＴ１０２のゲート１０２ｇに入力される。
【０００５】
論理回路１００では、ダイオードＤ１００のカソード電圧Ｖ３は、
Ｖ３＝Ｖｉ－Ｖｄｉｏ
であり、ＦＥＴ１０２のゲート１０２ｇの電圧Ｖ１は、
Ｖ１＝Ｖ２＋（Ｖ３－Ｖ２）・Ｒ２／（Ｒ１＋Ｒ２）
である。なお、ＶｄｉｏはダイオードＤ１００の順方向電圧であり、Ｒ１、Ｒ２は、それぞれ抵抗器Ｒｉ１、Ｒｉ２の抵抗値であり、Ｖ２はＦＥＴ１０３のドレイン１０３ｄの電圧である。
【０００６】
ＦＥＴ１０３の閾値電圧がＶｔｈである場合、ＦＥＴ１０３のドレイン１０３ｄの電圧Ｖ２は、
Ｖ２＝Ｖｔｈ
である。なお、同一構造で形成されるＦＥＴ１０２とＦＥＴ１０３とは、同じ閾値電圧Ｖｔｈを有している。
【０００７】
論理回路１００は、電源電位Ｖｄｄと出力端子１０５間の抵抗値よりもＦＥＴ１０２のドレイン１０２ｄとソース１０２ｓとの間の抵抗値が小さくなると、ロウレベルの出力電圧Ｖｏを出力する。ドレイン１０２ｄとソース１０２ｓとの間の抵抗値が電源電位Ｖｄｄと出力端子１０５間の抵抗値よりも低くなるゲート電圧Ｖ１の値を、ＦＥＴ１０２の閾値電圧Ｖｔｈを僅かに上回る（Ｖｔｈ＋α）とすると、上記各式から、
Ｖｔｈ＋α＝Ｖｔｈ＋（Ｖｉ－Ｖｄｉｏ－Ｖｔｈ）・Ｒ２／（Ｒ１＋Ｒ２）
が導かれる。よって論理回路１００の出力電圧Ｖｏは、入力電圧Ｖｉが、
Ｖｉ＝Ｖｔｈ＋Ｖｄｉｏ＋（Ｒ１／Ｒ２＋１）・α ・・・（１）
であるときにロウレベルに切り換わる。すなわち、入力電圧Ｖｉが上記式（１）で示される電圧値よりも低い状態から、上記式（１）で示される電圧値に達したときに、出力電圧Ｖｏはハイレベルからロウレベルに切り換わる。
【０００８】
一方、レベル変換回路１０１が設けられずに、入力端子１０４がＦＥＴ１０２のゲート１０２ｇに直接接続されていると、入力電圧ＶｉがＶｔｈ＋αに達したところで出力電圧Ｖｏのレベルが切り換わる。すなわち、レベル変換回路１０１を備えることで、論理回路１００の出力電圧のレベルが切り換わる入力電圧Ｖｉの大きさが、少なくともダイオードＤ１００の順方向電圧Ｖｄｉｏだけ大きくなる。従って、例えばＣＭＯＳロジックで動作する前段回路から論理回路１００が入力電圧を受け取る場合に、前段回路から入力されるロウレベル電圧をハイレベル電圧と誤認してロウレベル電圧を出力してしまうことが防がれて論理回路１００が正常に動作する。
【先行技術文献】
【特許文献】
【０００９】
国際公開第２０１３／１１８５２１号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図８に示される論理回路１００では、出力電圧Ｖｏをハイレベルからロウレベルに切り換える入力電圧Ｖｉは、上記式（１）が示す通りダイオードＤ１００の順方向電圧Ｖｄｉｏに依存する。すなわち順方向電圧Ｖｄｉｏが小さければ（大きければ）、より小さい（大きい）入力電圧Ｖｉで出力電圧Ｖｏがロウレベルに転じる。この点に関して、ＰＮ接合を有する一般的なダイオードの順方向電圧は負の温度特性を有している。例えば一般的なＰＮ接合のダイオードの順方向電圧は、－数ｍＶ／℃程度の負の温度係数を有し得る。従って、図８に示される論理回路１００のような従来の論理回路では、周囲温度の変化に応じて、出力電圧をハイレベルからロウレベルに転じさせる入力電圧が、Ｖｄｉｏのようなダイオードの順方向電圧の温度特性の影響で変動するという問題がある。
（【００１１】以降は省略されています）

関連特許