特許ウォッチ

公開番号2025038777
公報種別公開特許公報(A)
公開日2025-03-19
出願番号2023145589
出願日2023-09-07
発明の名称駆動回路、制御装置及び駆動方法
出願人富士電機株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20250312BHJP(電力の発電,変換,配電)
要約【課題】本発明は、半導体スイッチング素子の閾値電圧の変動を抑制するための回路構成の簡略化を図ることができる駆動回路、制御装置及び駆動方法を提供することを目的とする。
【解決手段】駆動回路11は、SiCMOSFET31をスイッチング動作させる際に、基準電位に対してプラスバイアス電圧VP及びゼロバイアス電圧VMをSiCMOSFET31のゲート端子Gに交互に印加する第一電圧印加部111と、SiCMOSFET31をスイッチング動作させない期間に基準電位に対してマイナスバイアス電圧VNをSiCMOSFET31のゲート端子Gに1回だけ印加する第二電圧印加部112を備えている。
【選択図】図1
特許請求の範囲【請求項１】
炭化シリコン基板を有する電界効果トランジスタをスイッチング動作させる際に、基準電位に対してプラスバイアス電圧及びゼロバイアス電圧を前記電界効果トランジスタのゲート端子に交互に印加する第一電圧印加部と、
前記電界効果トランジスタをスイッチング動作させない期間に前記基準電位に対してマイナスバイアス電圧を前記ゲート端子に１回だけ印加する第二電圧印加部と
を備える駆動回路。
続きを表示（約 1,300 文字）【請求項２】
前記第二電圧印加部は、前記電界効果トランジスタのスイッチング動作の終了後に前記マイナスバイアス電圧を前記ゲート端子に印加する
請求項１に記載の駆動回路。
【請求項３】
前記第一電圧印加部は、前記マイナスバイアス電圧が前記ゲート端子に印加された後に前記電界効果トランジスタのスイッチング動作が開始されるまで、前記ゼロバイアス電圧を前記ゲート端子に印加し続ける
請求項２に記載の駆動回路。
【請求項４】
前記第一電圧印加部は、
前記プラスバイアス電圧を生成する正電圧生成部と、
前記正電圧生成部を前記ゲート端子に接続する第一スイッチと、
前記基準電位に固定された基準端子に前記ゲート端子を接続する第二スイッチと
を有し、
前記第二電圧印加部は、
前記マイナスバイアス電圧を生成する負電圧生成部と、
前記負電圧生成部を前記ゲート端子に接続する第三スイッチと
を有する
請求項１に記載の駆動回路。
【請求項５】
請求項１から３までのいずれか一項に記載の駆動回路と、
前記駆動回路が前記プラスバイアス電圧、前記ゼロバイアス電圧及び前記マイナスバイアス電圧を前記ゲート端子に印加するタイミングを制御する制御回路と
を備える制御装置。
【請求項６】
前記第一電圧印加部は、
前記プラスバイアス電圧を生成する正電圧生成部と、
前記正電圧生成部を前記ゲート端子に接続する第一スイッチと、
前記基準電位に固定された基準端子を前記ゲート端子に接続する第二スイッチと
を有し、
前記第二電圧印加部は、
前記マイナスバイアス電圧を生成する負電圧生成部と、
前記負電圧生成部を前記ゲート端子に接続する第三スイッチと
を有し、
前記制御回路は、前記第一スイッチ、前記第二スイッチ及び前記第三スイッチのそれぞれのスイッチング動作を制御する制御信号を前記駆動回路に出力する
請求項５に記載の制御装置。
【請求項７】
炭化シリコン基板を有する電界効果トランジスタをスイッチング動作させる際に、基準電位に対してプラスバイアス電圧及びゼロバイアス電圧を前記電界効果トランジスタのゲート端子に交互に印加し、
前記電界効果トランジスタをスイッチング動作させない期間に前記基準電位に対してマイナスバイアス電圧を前記ゲート端子に１回だけ印加する
駆動方法。
【請求項８】
前記電界効果トランジスタのスイッチング動作の終了後に前記マイナスバイアス電圧を前記ゲート端子に印加する
請求項７に記載の駆動方法。
【請求項９】
前記マイナスバイアス電圧を前記ゲート端子に印加した後に前記電界効果トランジスタのスイッチング動作を開始するまで、前記ゼロバイアス電圧を前記ゲート端子に印加し続ける
請求項７又は８に記載の駆動方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体スイッチング素子の駆動回路、制御装置及び駆動方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１には、「スイッチング回路であって、炭化シリコン基板を有するスイッチング素子と、前記スイッチング素子のゲートに正電圧と負電圧に交互に変化しながら振幅が徐々に減衰するリセット電圧を印加するリセット電圧印加回路、を有する。炭化シリコン基板を有するスイッチング素子のゲートにリセット電圧を印加すると、ゲート閾値が上下に変化しながら正常値に収束する。したがって、ＢＴＩにより変化したゲート閾値を正常値に回復させることができる。」という技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－６８４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、スイッチング素子のゲート閾値を正常値に回復させるためのリセット電圧が複雑な電圧波形を有し、リセット電圧を生成する回路の構成が複雑になる。このため、従来の技術では、スイッチング素子のゲート閾値を正常値に回復させるための回路構成が複雑になるという問題がある。
【０００５】
本発明の目的は、半導体スイッチング素子の閾値電圧の変動を抑制するための回路構成の簡略化を図ることができる駆動回路、制御装置及び駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様による駆動回路は、炭化シリコン基板を有する電界効果トランジスタをスイッチング動作させる際に、基準電位に対してプラスバイアス電圧及びゼロバイアス電圧を前記電界効果トランジスタのゲート端子に交互に印加する第一電圧印加部と、前記電界効果トランジスタをスイッチング動作させない期間に前記基準電位に対してマイナスバイアス電圧を前記ゲート端子に１回だけ印加する第二電圧印加部とを備える。
【０００７】
上記目的を達成するために、本発明の一態様による制御装置は、上記本発明の一態様による駆動回路と、前記駆動回路が前記プラスバイアス電圧、前記ゼロバイアス電圧及び前記マイナスバイアス電圧を前記ゲート端子に印加するタイミングを制御する制御回路とを備える。
【０００８】
上記目的を達成するために、本発明の一態様による駆動方法は、炭化シリコン基板を有する電界効果トランジスタをスイッチング動作させる際に、基準電位に対してプラスバイアス電圧及びゼロバイアス電圧を前記電界効果トランジスタのゲート端子に交互に印加し、前記電界効果トランジスタをスイッチング動作させない期間に前記基準電位に対してマイナスバイアス電圧を前記ゲート端子に１回だけ印加する。
【発明の効果】
【０００９】
本発明の一態様によれば、半導体スイッチング素子の閾値電圧の変動を抑制するための回路構成の簡略化を図ることができる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態による駆動回路及び制御装置の概略構成の一例を示す図である。
本発明の一実施形態による駆動方法の一例を示すタイミングチャートである。
本発明の一実施形態による駆動回路、制御装置及び駆動方法の作用・効果を説明するための図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許