特許ウォッチ

公開番号2025038369
公報種別公開特許公報(A)
公開日2025-03-19
出願番号2023144945
出願日2023-09-07
発明の名称電源制御装置及びスイッチング電源装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H02M 3/155 20060101AFI20250312BHJP(電力の発電,変換,配電)
要約【課題】軽負荷時の効率低下を抑制する。
【解決手段】入力電圧(Vin)から出力電圧(Vout)を生成するスイッチング電源装置(1)において、互いに直列接続された第1及び第2トランジスタ(MH及びML)を出力電圧に応じて交互にオン、オフさせ、これによって得られたスイッチ電圧を整流及び平滑化することで出力電圧を得る。軽負荷対応回路(30)は、第2トランジスタのオン期間においてスイッチ電圧の大きさがオフセット電圧(Voffset)を下回ったときに逆流検出信号を出力する逆流検出回路(31)と、オフセット補正回路(35)と、を有する。逆流検出信号に応答して第1及び第2トランジスタがオフとされる特定状態に移行する。オフセット補正回路は、特定状態に切り替えられる特定タイミングでのスイッチ電圧に基づき、オフセット電圧を補正する。
【選択図】図7
特許請求の範囲【請求項１】
入力電圧から出力電圧を生成するよう構成されたスイッチング電源装置に設けられ、前記スイッチング電源装置の動作を制御するよう構成された電源制御装置であって、
前記入力電圧の印加端とスイッチ端子との間に設けられた第１トランジスタ及び前記スイッチ端子とグランドとの間に設けられた第２トランジスタを有する出力段と、
前記出力電圧に応じて前記第１トランジスタ及び前記第２トランジスタを交互にオン、オフさせるスイッチング駆動を行うよう構成されたスイッチング制御回路と、
軽負荷対応回路と、を備え、
前記スイッチ端子と前記出力電圧の印加端との間に設けられたコイルと、前記出力端子及び前記グランド間に設けられたコンデンサと、により、前記スイッチ端子に生じるスイッチ電圧が整流及び平滑化されることで前記出力電圧が生成され、
前記軽負荷対応回路は、前記第２トランジスタのオン期間において前記スイッチ電圧の大きさがオフセット電圧を下回ったときに逆流検出信号を出力するよう構成された逆流検出回路と、オフセット補正回路と、を有し、
前記スイッチング制御回路は、前記スイッチング駆動において前記第２トランジスタをオフからオンに切り替えた後、前記逆流検出回路から前記逆流検出信号を受けると前記第２トランジスタをオフに切り替えることで前記出力段を前記第１トランジスタ及び前記第２トランジスタが共にオフとされる特定状態に設定し、
前記オフセット補正回路は、前記出力段が前記第２トランジスタがオンとされる状態から前記特定状態に切り替えられる特定タイミングでの前記スイッチ電圧に基づき、前記オフセット電圧を補正する
、電源制御装置。
続きを表示（約 1,200 文字）【請求項２】
前記オフセット補正回路は、前記特定タイミングでの前記スイッチ電圧が前記グランドの電圧よりも低いとき、前記オフセット電圧を減少させ、前記特定タイミングでの前記スイッチ電圧が前記グランドの電圧よりも高いとき、前記オフセット電圧を増大させる
、請求項１に記載の電源制御装置。
【請求項３】
前記オフセット補正回路は、前記スイッチ端子に接続され、前記スイッチ電圧をサンプリングして前記特定タイミングでの前記スイッチ電圧を保持するよう構成されたサンプルホールド回路と、前記サンプルホールド回路による保持電圧と前記グランドの電圧との高低関係を示す信号を出力するよう構成された補正コンパレータと、を備え、前記補正コンパレータの出力信号に基づき前記オフセット電圧を補正する
、請求項２に記載の電源制御装置。
【請求項４】
前記オフセット補正回路は、前記スイッチング駆動における前記出力段のスイッチング周期ごとに、前記補正コンパレータの出力信号に基づき前記オフセット電圧を所定の単位補正量だけ減少補正又は増大補正する
、請求項３に記載の電源制御装置。
【請求項５】
前記逆流検出回路は、前記オフセット電圧を出力するよう構成されたオフセット電圧出力回路と、前記スイッチ電圧と前記オフセット電圧とに基づき前記第２トランジスタのオン期間において前記スイッチ電圧の大きさが前記オフセット電圧を下回ったかを検出するよう構成された逆流検出コンパレータと、を有して、前記逆流検出コンパレータにより前記逆流検出信号を生成し、
前記逆流検出コンパレータの伝搬遅延時間は前記補正コンパレータの伝搬遅延時間よりも短い
、請求項３に記載の電源制御装置。
【請求項６】
前記補正コンパレータの入力オフセット電圧の最大値が前記逆流検出コンパレータの入力オフセット電圧の最大値よりも小さくなるよう、前記補正コンパレータ及び前記逆流検出コンパレータが形成される
、請求項５に記載の電源制御装置。
【請求項７】
前記オフセット補正回路は、前記スイッチ端子に接続され、前記スイッチ電圧をサンプリングして前記特定タイミングでの前記スイッチ電圧を保持するよう構成されたサンプルホールド回路と、前記サンプルホールド回路による保持電圧と前記グランドの電圧との差に比例する信号を出力するよう構成された補正アンプと、を備え、前記補正アンプの出力信号に基づき前記オフセット電圧を補正する
、請求項２に記載の電源制御装置。
【請求項８】
請求項１～７の何れかに記載の電源制御装置と、
前記コイル及び前記コンデンサを有し、前記スイッチ電圧を整流及び平滑化されることで前記出力電圧を生成するよう構成された整流平滑回路と、を備える
、スイッチング電源装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電源制御装置及びスイッチング電源装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
互いに直列接続された第１トランジスタ及び第２トランジスタを用いて入力電圧をスイッチングし、スイッチングにより得られた矩形波状の電圧をコイル及びコンデンサを用いて整流及び平滑化することにより出力電圧を得るスイッチング電源装置がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－８９０４３号公報
【０００４】
［概要］
この種のスイッチング電源装置では、軽負荷状態おいて逆流電流が発生することがある。逆流電流は効率の低下要因となる。逆流電流の検出時に双方のトランジスタをオフして逆流電流を遮断することにより効率低下を抑制できるが、この際、検出及び制御に関わる誤差を抑制することが肝要である。
【０００５】
本開示の一態様に係る電源制御装置は、入力電圧から出力電圧を生成するよう構成されたスイッチング電源装置に設けられ、前記スイッチング電源装置の動作を制御するよう構成された電源制御装置であって、前記入力電圧の印加端とスイッチ端子との間に設けられた第１トランジスタ及び前記スイッチ端子とグランドとの間に設けられた第２トランジスタを有する出力段と、前記出力電圧に応じて前記第１トランジスタ及び前記第２トランジスタを交互にオン、オフさせるスイッチング駆動を行うよう構成されたスイッチング制御回路と、軽負荷対応回路と、を備え、前記スイッチ端子と前記出力電圧の印加端との間に設けられたコイルと、前記出力端子及び前記グランド間に設けられたコンデンサと、により、前記スイッチ端子に生じるスイッチ電圧が整流及び平滑化されることで前記出力電圧が生成され、前記軽負荷対応回路は、前記第２トランジスタのオン期間において前記スイッチ電圧の大きさがオフセット電圧を下回ったときに逆流検出信号を出力するよう構成された逆流検出回路と、オフセット補正回路と、を有し、前記スイッチング制御回路は、前記スイッチング駆動において前記第２トランジスタをオフからオンに切り替えた後、前記逆流検出回路から前記逆流検出信号を受けると前記第２トランジスタをオフに切り替えることで前記出力段を前記第１トランジスタ及び前記第２トランジスタが共にオフとされる特定状態に設定し、前記オフセット補正回路は、前記出力段が前記第２トランジスタがオンとされる状態から前記特定状態に切り替えられる特定タイミングでの前記スイッチ電圧に基づき、前記オフセット電圧を補正する。
【図面の簡単な説明】
【０００６】
図１は、本開示の実施形態に係り、スイッチング電源装置の概略的な全体構成図である。
図２は、本開示の実施形態に係り、電源制御装置の内部構成例を含む、スイッチング電源装置の全体構成図である。
図３は、本開示の実施形態に係り、基本スイッチング制御におけるタイミングチャートである。
図４は、参考例に係る逆流検出回路と、その周辺回路を示す図である。
図５は、参考例に係る逆流検出回路の動作説明図である。
図６は、参考例に係る逆流検出回路の動作説明図である。
図７は、本開示の実施形態に属する第１実施例に係り、軽負荷対応回路と、その周辺回路を示す図である。
図８は、本開示の実施形態に属する第１実施例に係り、軽負荷対応回路の動作を説明するためのタイミングチャートである。
図９は、本開示の実施形態に属する第１実施例に係り、軽負荷対応回路の動作を説明するためのタイミングチャートである。
図１０は、本開示の実施形態に属する第１実施例に係り、オフセット電圧の補正に注目した、電源制御装置の動作フローチャートである。
図１１は、本開示の実施形態に属する第２実施例に係り、軽負荷対応回路と、その周辺回路を示す図である。
図１２は、本開示の実施形態に属する第３実施例に係り、軽負荷対応回路と、その周辺回路を示す図である。
【０００７】
［詳細な説明］
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の“２３”によって参照されるスロープ電圧生成回路は（図２参照）、スロープ電圧生成回路２３と表記されることもあるし、回路２３と略記されることもあり得るが、それらは全て同じものを指す。
【０００８】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準導電部を指す又は０Ｖの電位そのものを指す。基準導電部は金属等の導体を用いて形成されて良い。０Ｖの電位、０Ｖの電圧を、夫々、グランド電位、グランド電圧と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。
【０００９】
レベルとは電位のレベルを指し、任意の注目した信号についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号において、ローレベルからハイレベルへの切り替わりをライズエッジと称することがあり、ハイレベルからローレベルへの切り替わりをフォールエッジと称することがある。
【００１０】
ＭＯＳＦＥＴに例示されるＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。
（【００１１】以降は省略されています）

関連特許