特許ウォッチ

公開番号2025049932
公報種別公開特許公報(A)
公開日2025-04-04
出願番号2023158454
出願日2023-09-22
発明の名称半導体装置、電源装置、および車両
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 1/56 20060101AFI20250327BHJP(制御;調整)
要約【課題】ロードレギュレーションを改善できる半導体装置を提供する。
【解決手段】電源回路(10)を集積化して有する半導体装置であって、前記電源回路は、基準電圧としての第1出力電圧(VOUT)を生成するように構成される基準電圧源(4)と、前記第1出力電圧と前記電源回路の第2出力電圧(Vo)に基づく帰還電圧(FB)とが入力されるように構成されるエラーアンプ(3)と、前記エラーアンプの出力に基づいて制御され、かつ負荷電流(Io)が流れるように構成される1つ以上のトランジスタ(2)と、を備え、前記基準電圧源は、温度特性を有する素子(M1,M2)を複数有し、前記負荷電流が流れたときに発熱するように構成される発熱源(2)からの前記複数の素子それぞれの距離を変えることで前記複数の素子に温度差を設け、前記第1出力電圧に前記負荷電流に対する正の特性を持たせる。
【選択図】図1
特許請求の範囲【請求項１】
電源回路を集積化して有する半導体装置であって、
前記電源回路は、
基準電圧としての第１出力電圧を生成するように構成される基準電圧源と、
前記第１出力電圧と前記電源回路の第２出力電圧に基づく帰還電圧とが入力されるように構成されるエラーアンプと、
前記エラーアンプの出力に基づいて制御され、かつ負荷電流が流れるように構成される１つ以上のトランジスタと、
を備え、
前記基準電圧源は、温度特性を有する素子を複数有し、
前記負荷電流が流れたときに発熱するように構成される発熱源からの前記複数の素子それぞれの距離を変えることで前記複数の素子に温度差を設け、前記第１出力電圧に前記負荷電流に対する正の特性を持たせる、半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記発熱源は、前記トランジスタである、請求項１に記載の半導体装置。
【請求項３】
前記トランジスタは、平面視において第１辺を有し、
前記複数の素子のそれぞれは、前記第１辺に対する垂線上に配置され、
前記複数の素子のそれぞれの前記垂線上の前記第１辺からの距離が異なっている、請求項２に記載の半導体装置。
【請求項４】
前記複数の素子のそれぞれは、前記発熱源を中心とする半径の異なる同心円上に配置される、請求項１に記載の半導体装置。
【請求項５】
前記複数の素子は、第１素子と第２素子を含み、
前記第１出力電圧は、負値の第１電圧成分と正値の第２電圧成分を有し、前記第１電圧成分と前記第２電圧成分の差分により表され、
前記第１電圧成分および前記第２電圧成分は、ともに負の温度特性を有し、
前記第１電圧成分に含まれる第１パラメータは、前記第１素子のパラメータであり、
前記第２電圧成分に含まれる第２パラメータは、前記第２素子のパラメータであり、
負値である前記第１パラメータは、温度が高いほど絶対値が大きくなり、
前記第１素子の前記発熱源に対する距離は、前記第２素子の前記発熱源に対する距離よりも短い、請求項１に記載の半導体装置。
【請求項６】
前記第１素子は、デプレッション型のＮチャネルＭＯＳＦＥＴにより構成され、
前記第２素子は、エンハンスメント型のＮチャネルＭＯＳＦＥＴにより構成され、
前記第１パラメータは、前記第１素子の閾値電圧であり、
前記第２パラメータは、前記第２素子の閾値電圧であり、
前記第１素子と前記第２素子は、入力電圧と接地端との間に直列に接続され、
前記第１素子のゲートおよびソースと、前記第２素子のゲートは、前記第１出力電圧の印加端に接続される、請求項５に記載の半導体装置。
【請求項７】
前記基準電圧源は、
前記第１出力電圧の出力端に接続される第１端を含む第１抵抗と、
前記第１抵抗の第２端に接続される第１コレクタと、前記第１コレクタと短絡される第１ベースと、接地端に接続される第１エミッタと、を含む第１ＮＰＮトランジスタと、
前記第１ベースに接続される第２ベースと、第２コレクタと、第２エミッタと、を含む第２ＮＰＮトランジスタと、
前記出力端に接続される第１端と、前記第２コレクタに接続される第２端と、を含む第２抵抗と、
前記第２エミッタに接続される第１端と、接地端に接続される第２端と、を含む第３抵抗と、
前記第２コレクタに接続される第３ベースと、前記出力端に接続される第３コレクタと、接地端に接続される第３エミッタと、を含む第３ＮＰＮトランジスタと、
を有し、
前記複数の素子は、前記第２抵抗と前記第３抵抗とを含む、請求項１に記載の半導体装置。
【請求項８】
前記電源回路は、リニアレギュレータに含まれており、
前記トランジスタは、入力電圧と前記第２出力電圧の出力端との間に接続される出力トランジスタである、請求項１に記載の半導体装置。
【請求項９】
前記電源回路は、スイッチングレギュレータに含まれており、
前記トランジスタは、入力電圧と接地端との間に直列に接続される上側トランジスタおよび下側トランジスタである、請求項１に記載の半導体装置。
【請求項１０】
請求項１から請求項９のいずれか１項に記載の半導体装置を備える電源装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
従来、リニアレギュレータなどの電源回路を集積化した半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－４２１４号公報
【０００４】
［概要］
ここで、リニアレギュレータなどにおいては、ロードレギュレーションと呼ばれる性能の改善が求められる。ロードレギュレーションは、負過電流の変動に対する出力電圧の変動を示す。
【０００５】
上記状況に鑑み、本開示は、ロードレギュレーションを改善できる半導体装置を提供することを目的とする。
【０００６】
本開示の一態様に係る半導体装置は、
電源回路を集積化して有する半導体装置であって、
前記電源回路は、
基準電圧としての第１出力電圧を生成するように構成される基準電圧源と、
前記第１出力電圧と前記電源回路の第２出力電圧に基づく帰還電圧とが入力されるように構成されるエラーアンプと、
前記エラーアンプの出力に基づいて制御され、かつ負荷電流が流れるように構成される１つ以上のトランジスタと、
を備え、
前記基準電圧源は、温度特性を有する素子を複数有し、
前記負荷電流が流れたときに発熱するように構成される発熱源からの前記複数の素子それぞれの距離を変えることで前記複数の素子に温度差を設け、前記第１出力電圧に前記負荷電流に対する正の特性を持たせる構成としている。
【図面の簡単な説明】
【０００７】
図１は、例示的な電源装置の構成を示す図である。
図２は、ロードレギュレーションを模式的に示す図である。
図３は、基準電圧源の構成例を示す図である。
図４Ａは、各種電圧の温度特性を模式的に示す図である。
図４Ｂは、各種電圧の温度特性を模式的に示す図である。
図５は、基準電圧源４における素子のレイアウトの第１例を示す図である。
図６は、基準電圧源４における素子のレイアウトの第２例を示す図である。
図７は、基準電圧源４における素子のレイアウトの第３例を示す図である。
図８は、電源装置の別の構成例を示す図である。
図９は、基準電圧源１６における素子のレイアウトの第１例を示す図である。
図１０は、基準電圧源１６における素子のレイアウトの第２例を示す図である。
図１１は、変形例に係る基準電圧源の構成を示す図である。
図１２は、車両の構成例を示す外観図である。
【０００８】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【０００９】
＜リニアレギュレータ＞
図１は、例示的な電源装置の構成を示す図である。図１に示す電源装置１は、リニアレギュレータである。電源装置１は、電源回路１０と、分圧抵抗５Ａ、５Ｂと、を備える。半導体装置１Ａは、電源回路１０を集積化して有する。
【００１０】
電源回路１０は、出力トランジスタ２と、エラーアンプ３と、基準電圧源４と、を有する。
（【００１１】以降は省略されています）

関連特許