特許ウォッチ

公開番号2025024339
公報種別公開特許公報(A)
公開日2025-02-20
出願番号2023128373
出願日2023-08-07
発明の名称半導体装置の製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 21/301 20060101AFI20250213BHJP(基本的電気素子)
要約【課題】歩留まりが向上した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法であって、多結晶SiC基板2と、その上の単結晶SiC層6と、を有する基板の単結晶SiC層上に、SiC層10を形成する工程と、その上に、X方向に互いに第3幅W3だけ離間した第1絶縁膜40及び第2絶縁膜32を形成する工程と、第1絶縁膜及び第2絶縁膜の間の下にX方向に交差するY方向に延びる単結晶SiC層の第1部分5と、第1部分の上に設けられY方向に延びるSiC層の第2部分7と、を除去し、X方向において第3幅より狭い第2幅W2を有し、Y方向に延び、単結晶SiC層及びSiC層を切断し、底に多結晶SiC基板が露出している第2溝72を形成する工程と、第2溝の下に設けられ、第1方向において第2幅より狭い第1幅W1を有し、Y方向に延び、多結晶SiC基板を切断する第1溝82を、ダイシングにより形成する工程と、を備える。
【選択図】図8
特許請求の範囲【請求項１】
第１面と、第２面と、を有する多結晶ＳｉＣ基板と、前記第２面の上に設けられた単結晶ＳｉＣ層と、を有する基板の前記単結晶ＳｉＣ層の上に、ＳｉＣ層を形成する工程と、
前記ＳｉＣ層の上に、前記第２面に平行な第１方向において互いに第３幅だけ離間した第１絶縁膜及び第２絶縁膜を形成する工程と、
前記第１絶縁膜及び前記第２絶縁膜の間の下において、前記第２面に平行で前記第１方向に交差する第２方向に延びる前記単結晶ＳｉＣ層の第１部分と、前記第１部分の上に設けられ前記第２方向に延びる前記ＳｉＣ層の第２部分と、を除去することにより、前記第１方向において前記第３幅より狭い第２幅を有し、前記第２方向に延び、前記単結晶ＳｉＣ層及び前記ＳｉＣ層を切断し、底に前記多結晶ＳｉＣ基板が露出している第２溝を形成する工程と、
前記第２溝の下に設けられ、前記第１方向において前記第２幅より狭い第１幅を有し、前記第２方向に延び、前記多結晶ＳｉＣ基板を切断する第１溝を、ダイシングにより形成する工程と、
を備える半導体装置の製造方法。
続きを表示（約 1,000 文字）【請求項２】
第１面と、第２面と、を有する多結晶ＳｉＣ基板と、前記第２面の上に設けられた単結晶ＳｉＣ層と、を有する基板の前記単結晶ＳｉＣ層の上に、ＳｉＣ層を形成する工程と、
前記ＳｉＣ層の上に、前記第２面に平行な第１方向において互いに第２幅だけ離間した、酸化物を含む第３絶縁膜及び第４絶縁膜を形成する工程と、
前記第３絶縁膜と前記第４絶縁膜の間の下において、前記第２面に平行で前記第１方向に交差する第２方向に延びる前記単結晶ＳｉＣ層の第１部分と、前記第１部分の上に設けられ前記第２方向に延びる前記ＳｉＣ層の第２部分と、を除去することにより、前記第１方向において前記第２幅を有し、前記第２方向に延び、前記単結晶ＳｉＣ層及び前記ＳｉＣ層を切断する第２溝を形成する工程と、
前記第３絶縁膜及び前記第４絶縁膜を除去する工程と、
前記ＳｉＣ層の上に、前記第１方向において、前記第２幅より大きい第３幅だけ離間し、前記第２溝を挟んで設けられる第１絶縁膜及び第２絶縁膜を形成する工程と、
前記第２溝の下に設けられ、前記第１方向において前記第２幅より狭い第１幅を有し、前記第２方向に延び、前記多結晶ＳｉＣ基板を切断する第１溝を、ダイシングにより形成する工程と、
を備える半導体装置の製造方法。
【請求項３】
前記第２幅は、前記第１幅よりも、前記第１方向及び前記第１方向と反対方向の第３方向に、それぞれ１０μｍ以上２５μｍ以下大きい、
請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記第３幅は、前記第２幅よりも、前記第１方向及び前記第１方向と反対方向の第３方向に、それぞれ５μｍ以上１０μｍ以下大きい、
請求項１又は請求項２記載の半導体装置の製造方法。
【請求項５】
前記第２溝を、前記第１絶縁膜及び前記第２絶縁膜の上に設けられたフォトレジストをマスクに用いてドライエッチングにより形成する、
請求項１記載の半導体装置の製造方法。
【請求項６】
前記第２溝を形成する工程において、前記第２溝内に、
前記第１部分の一部である第３部分と、
前記第３部分の上に設けられ、前記第２部分の一部である第４部分と、
を有する所定層を形成する、
請求項１または請求項２記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。炭化珪素はＳｉ（シリコン）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍である。そのため、ＳｉＣを用いることにより、低損失かつ高温動作可能な半導体デバイスを実現することができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－０３４２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、歩留まりの向上した半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、第１面と、第２面と、を有する多結晶ＳｉＣ基板と、第２面の上に設けられた単結晶ＳｉＣ層と、を有する基板の単結晶ＳｉＣ層の上に、ＳｉＣ層を形成する工程と、ＳｉＣ層の上に、第２面に平行な第１方向において互いに第３幅だけ離間した第１絶縁膜及び第２絶縁膜を形成する工程と、第１絶縁膜及び第２絶縁膜の間の下において、第２面に平行で第１方向に交差する第２方向に延びる単結晶ＳｉＣ層の第１部分と、第１部分の上に設けられ第２方向に延びるＳｉＣ層の第２部分と、を除去することにより、第１方向において第３幅より狭い第２幅を有し、第２方向に延び、単結晶ＳｉＣ層及びＳｉＣ層を切断し、底に多結晶ＳｉＣ基板が露出している第２溝を形成する工程と、第２溝の下に設けられ、第１方向において第２幅より狭い第１幅を有し、第２方向に延び、多結晶ＳｉＣ基板を切断する第１溝を、ダイシングにより形成する工程と、を備える半導体装置の製造方法である。。
【図面の簡単な説明】
【０００６】
第１実施形態の基板の模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示す模式断面図である。
第１実施形態の半導体装置の製造工程を示すフローチャートである。
第２実施形態の半導体装置の製造工程を示す模式断面図である。
第２実施形態の半導体装置の製造工程を示す模式断面図である。
第２実施形態の半導体装置の製造工程を示す模式断面図である。
第２実施形態の半導体装置の製造工程を示す模式断面図である。
第２実施形態の半導体装置の製造工程を示すフローチャートである。
第３実施形態の所定層の模式図である。
第３実施形態の所定層の模式図である。
第３実施形態の比較形態の所定層の模式図である。
第３実施形態の比較形態の所定層の模式図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００８】
以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ型の不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ型の不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ
＋
型、ｎ
－
型を単にｎ型、ｐ
＋
型、ｐ
－
型を単にｐ型と記載する場合もある。
【０００９】
不純物濃度は、例えば、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【００１０】
以下、第１導電型をｎ型、第２導電型をｐ型として記載する。
（【００１１】以降は省略されています）

関連特許