特許ウォッチ

公開番号2025017336
公報種別公開特許公報(A)
公開日2025-02-05
出願番号2024113502
出願日2024-07-16
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 12/00 20230101AFI20250129BHJP()
要約【課題】改善した特性を有する半導体装置を提供する。
【解決手段】本発明による半導体装置は、基板上に形成される下部回路パターンと、下部回路パターン上に形成されるビット線シールド構造物と、ビット線シールド構造物を貫通する開口内に形成される第1の層間絶縁膜と、ビット線シールド構造物上に形成され、基板の上面と垂直方向に、ビット線シールド構造物と少なくとも部分的に重畳するビット線構造物と、第1の層間絶縁膜を貫通して、ビット線構造物と接触し、下部回路パターンと電気的に接続される第1のコンタクトプラグと、ビット線構造物上に形成されるチャンネルと、チャンネル上に形成され、これと電気的に接続されるキャパシタと、を有する。
【選択図】図3

特許請求の範囲【請求項１】
基板上に形成される下部回路パターンと、
前記下部回路パターン上に形成されるビット線シールド構造物と、
前記ビット線シールド構造物を貫通する開口内に形成される第１の層間絶縁膜と、
前記ビット線シールド構造物上に形成され、前記基板の上面と垂直方向に、前記ビット線シールド構造物と少なくとも部分的に重畳するビット線構造物と、
前記第１の層間絶縁膜を貫通して、前記ビット線構造物と接触し、前記下部回路パターンと電気的に接続される第１のコンタクトプラグと、
前記ビット線構造物上に形成されるチャンネルと、
前記チャンネル上に形成され、これと電気的に接続されるキャパシタと、を有することを特徴とする半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記ビット線構造物は、前記基板の上面に平行な第１の方向に沿って、互いに離隔して複数設けられ、
前記各ビット線構造物は、前記基板の上面に平行で、前記第１の方向と直交する第２の方向に延在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口は、前記基板の上面に平行であり、前記第１及び第２の方向と鋭角をなす第３の方向に沿って、互いに離隔して複数設けられることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記開口は、前記基板の上面に平行であり、前記第１及び第２の方向と鋭角をなす第３の方向に延在することを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記開口は、前記第１の方向に沿って、互いに離隔して複数設けられ、
前記各開口は、前記第２の方向に延在することを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記ビット線シールド構造物は、
前記基板の上面に平行な平板形状のビット線シールドプレートと、
前記ビット線シールドプレート上に形成され、前記基板の上面と垂直方向に突出し、前記第２の方向にそれぞれ延在し、前記第１の方向に沿って、互いに離隔したビット線シールドフィンと、を含むことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ビット線構造物は、前記第１の方向に互いに隣接する前記ビット線シールドフィンの間に形成されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記基板上に形成され、前記下部回路パターンを覆う第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成される第１の接合膜と、
前記第１の接合膜上に形成される第２の接合膜と、をさらに有し、
前記第１の層間絶縁膜は、前記第２の接合膜上に形成され、前記ビット線シールド構造物の下面を覆い、
前記第１のコンタクトプラグは、前記第２の接合膜を部分的に貫通することを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２の接合膜内に形成され、前記第１のコンタクトプラグの下面に接触する第１の接合パッドと、
前記第１の接合膜内に形成され、前記下部回路パターンに接触する第２のコンタクトプラグと、
前記第１の接合膜内に形成され、前記第２のコンタクトプラグの上面、及び前記第１の接合パッドの下面に接触する第２の接合パッドと、をさらに有することを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第１及び第２の接合膜は、各々、シリコン炭窒化物（ＳｉＣＮ）を含み、
前記第１及び第２の接合パッドは、各々、銅又はアルミニウムを含むことを特徴とする請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、垂直チャンネルを含むメモリ装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
半導体装置の集積度向上のために、垂直チャンネルトランジスタを含むメモリ装置が開発されている。
垂直チャンネルメモリ装置において、ビット線を部分的に取り囲むビット線シールドが形成される。
【０００３】
垂直チャンネルメモリ装置がＣＯＰ構造を有する場合、ビット線と下部回路パターンが互いに電気的に接続されるためには、ビット線シールドをバイパスする別の配線構造物が必要である。
従って、配線構造物を形成するための領域が必要であるので、垂直チャンネルメモリ装置の集積度が減少される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記従来のメモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、改善した特性を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明による半導体装置は、基板上に形成される下部回路パターンと、前記下部回路パターン上に形成されるビット線シールド構造物と、前記ビット線シールド構造物を貫通する開口内に形成される第１の層間絶縁膜と、前記ビット線シールド構造物上に形成され、前記基板の上面と垂直方向に、前記ビット線シールド構造物と少なくとも部分的に重畳するビット線構造物と、前記第１の層間絶縁膜を貫通して、前記ビット線構造物と接触し、前記下部回路パターンと電気的に接続される第１のコンタクトプラグと、前記ビット線構造物上に形成されるチャンネルと、前記チャンネル上に形成され、これと電気的に接続されるキャパシタと、を有することを特徴とする。
【０００６】
また、上記目的を達成するためになされた本発明による半導体装置は、基板上に形成され、前記基板の上面に平行な平板形状のビット線シールドプレートと、前記ビット線シールドプレート上に形成され、前記基板の上面と垂直方向に突出し、前記基板の上面に平行な第１の方向に沿って、互いに離隔し、前記基板の上面に平行で、前記第１の方向と直交する第２の方向にそれぞれ延在するビット線シールドフィンを含むビット線シールド構造物と、前記ビット線シールドプレート上に形成され、前記第１の方向に沿って互いに隣接する前記ビット線シールドフィン間にそれぞれ形成され、前記第２の方向にそれぞれ延在する複数のビット線構造物と、前記ビット線構造物上にそれぞれ形成されるチャンネルと、前記チャンネル上にそれぞれ形成され、これと電気的に接続されるキャパシタと、を有し、前記ビット線シールドプレートには、これを貫通する複数の開口が形成され、前記各ビット線構造物は、前記開口の少なくとも１つと前記垂直方向に重畳することを特徴とする。
【０００７】
また、上記目的を達成するためになされた本発明による半導体装置は、基板上に形成される下部回路パターンと、前記下部回路パターン上に、前記基板の上面と垂直方向に沿って積層される第１及び第２の接合膜と、前記第２の接合膜上に形成され、開口を含むビット線シールド構造物と、前記第２の接合膜と前記ビット線シールド構造物との間に形成され、前記ビット線シールド構造物の下面を覆い、前記開口を充填する層間絶縁膜と、前記ビット線シールド構造物上に形成され、前記垂直方向に前記ビット線シールド構造物と少なくとも部分的に重畳するビット線構造物と、前記開口内に形成される前記層間絶縁膜部分を貫通して、前記ビット線構造物と接触し、前記下部回路パターンと電気的に接続されるコンタクトプラグと、前記ビット線構造物上に形成されるチャンネルと、前記チャンネル上に形成され、これと電気的に接続されるキャパシタと、を有することを特徴とする。
【発明の効果】
【０００８】
本発明に係る半導体装置によれば、ビット線構造物に隣接するビット線シールド構造物は、これを貫通する開口を含み、ビット線構造物は、開口を通過するコンタクトプラグを通じて、下部回路パターンに電気的に接続される。
従って、ビット線シールド構造物をバイパスする別の配線構造物を形成しなくてもよいので、半導体装置は、向上した集積度を有することができる。
【図面の簡単な説明】
【０００９】
本発明の実施形態による半導体装置の概略構成を示す平面図である。
本発明の実施形態による半導体装置の概略構成を示す部分断面図である。
本発明の実施形態による半導体装置の概略構成を示す部分断面図である。
本発明の実施形態によるビット線シールド構造物の形状を説明するための斜視図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための平面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置の製造方法を説明するための断面図である。
本発明の実施形態による半導体装置に含まれたビット線シールド構造物を説明するための斜視図である。
本発明の実施形態による半導体装置に含まれたビット線シールド構造物を説明するための斜視図である。
【発明を実施するための形態】
【００１０】
次に、本発明に係る半導体装置を実施するための形態の具体例を図面を参照しながら説明する。
（【００１１】以降は省略されています）

関連特許