特許ウォッチ

公開番号2025013925
公報種別公開特許公報(A)
公開日2025-01-28
出願番号2024186295,2022580745
出願日2024-10-23,2021-06-18
発明の名称電界効果トランジスタを有するデバイス
出願人イルミナインコーポレイテッド
代理人個人,個人,個人
主分類G01N 27/00 20060101AFI20250121BHJP(測定;試験)
要約【課題】ポリヌクレオチドをシーケンシングするための、拡張性、改善された感度、及び低減された雑音を提供するデバイスを提供する。
【解決手段】流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第1のナノスケール開口部が配置されているシスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第2のナノスケール開口部が配置されているトランスウェルと、第1のナノスケール開口部と第2のナノスケール開口部との間に位置付けられた電界効果トランジスタと、を備え、FETが、ソース、ドレイン、及びチャネルを備え、チャネルが、中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、中央ウェルが、シスウェルをトランスウェルに流体的に接続し、流体トンネルが、チャネルを通って延在する、デバイスである。
【選択図】図2A
特許請求の範囲【請求項１】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
続きを表示（約 2,500 文字）【請求項２】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
【請求項３】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在する、デバイス。
【請求項４】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項５】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、上部表面及び下部表面を有するゲート酸化物層を備え、前記表面が、前記中央ウェルに流体的に露出されており、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項６】
デバイスであって、
流体トンネルを備える中央ウェルと、
シス電極と関連付けられたシスウェルであって、前記シスウェルと前記中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、
トランス電極と関連付けられたトランスウェルであって、前記トランスウェルと前記中央ウェルとの間に多孔質構造体が配置されている、トランスウェルと、
前記第１のナノスケール開口部と前記多孔質構造体との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、前記ＦＥＴが、
ソース、ドレイン、及び前記ソースを前記ドレインに接続するチャネルを備え、前記チャネルが、前記中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、
前記中央ウェルが、前記シスウェルを前記トランスウェルに流体的に接続し、前記流体トンネルが、前記チャネルを通って延在しない、デバイス。
【請求項７】
前記ＦＥＴが、ナノワイヤトランジスタである、請求項１～６のいずれか一項に記載のデバイス。
【請求項８】
前記チャネルが、前記ソースから前記ドレインへの方向に沿った長さ、前記シス電極から前記トランス電極への方向に沿った高さ、並びに前記長さ及び前記高さの両方に対して少なくとも実質的に直交する方向に沿った幅を有し、前記長さが、前記幅又は前記高さの少なくとも約１０倍である、請求項７に記載のデバイス。
【請求項９】
前記長さ及び前記幅によって画定される平面における前記流体トンネルと前記チャネルとの間の交差部が、円板形状である、請求項８に記載のデバイス。
【請求項１０】
前記ＦＥＴが、ナノシートトランジスタである、請求項１～６のいずれか一項に記載のデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０２０年７月２日に出願された米国特許仮出願第６３／０４７７４３号、及び２０２１年３月３１日に出願された米国特許仮出願第６３／２００８６８号に対する優先権を主張するものであり、これらの仮出願の各々の内容は、その全体が参照により組み込まれる。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
様々なポリヌクレオチドシーケンシング技術は、支持表面上で、又は事前定義された反応チャンバ内で、非常に多くの制御された反応を実行することを伴う。次いで、制御された反応は、観察又は検出され得、その後の分析は、反応に伴うポリヌクレオチドの性状を同定するのに役立ち得る。
【０００３】
これらのポリヌクレオチドシーケンシング技術のいくつかは、イオン電流についての経路を提供することができるナノポアを利用する。例えば、ポリヌクレオチドがナノポアを通って横切ると、ナノポアを通る電流に影響を与える。ナノポアを通過する各通過ヌクレオチド、又は一連のヌクレオチドは、特徴的な電流をもたらす。横切るポリヌクレオチドのこれらの特徴的な電流は、ポリヌクレオチドのシーケンスを判定するために記録され得る。
【０００４】
図１Ａは、ＰＣＴ公開ＷＯ２０１９／１６０９２５に示されるような先行技術のナノポアシーケンシングデバイス１１１０を示す。先行技術のナノポアシーケンシングデバイス１１１０は、シス電極１１３０と関連付けられたシスウェル１１１４と、トランス電極１１３４と関連付けられたトランスウェル１１１６と、シスウェル１１１４とトランスウェル１１１６との間に位置付けられた電界効果トランジスタ（field effect transistor、ＦＥＴ）１１２２とを含む。ＦＥＴ１１２２は、ソース１１５０と、ドレイン１１５２と、チャネル１１５４とを含む。シスウェル１１１４の下には、シスウェル１１１４に面する第１の空洞１１１５がある。トランスウェル１１１６は、第２の空洞１１１７を含む。流体トンネル１１２１は、第１の空洞１１１５からトランスウェル１１１６までＦＥＴ１１２２を通って延在する。電解質１１２０は、シスウェル１１１４、第１の空洞１１１５、及びトランスウェル１１１６内に配置される。
【０００５】
シスウェル１１１４と第１の空洞１１１５との間は、膜１１２４内に配置されたナノポア１１１８がある。ナノポア１１１８は、シスウェル１４から第１の空洞１１１５に電解質を流体的かつ電気的に接続する第１のナノスケール開口部１１２３を有する。第１のナノスケール開口部１１２３は、内径１１２３’を有する。ポリヌクレオチド１１２９が第１のナノスケール開口部１１２３を通って横切ると、ポリヌクレオチドのシーケンスは、ＦＥＴセンサ１１２２の電圧における変化を測定することによって判定され得る。ベース基板１１６２’内の第２のナノスケール開口部１１２５は、流体トンネル１１２１と第２の空洞１１１７とを流体的に接続し、第２のナノスケール開口部１１２５は、内径１１２５’を有している。
【０００６】
金属相互接続部１１６４’及び１１６６’は、ＦＥＴ１１２２のソース１１５０及びドレイン１１５２と電気的に連通している。概して約５０ｎｍよりも厚い比較的厚い層間誘電体１１６８は、流体トンネル１１２１を形成するために、チャネル１１５４並びにＦＥＴセンサ１１２２の上部表面及び下部表面を取り囲む。ＦＥＴセンサ１１２２は、チャネル１１５４が流体トンネル１１２１に最も近い境界１１５６で電解質１１２０と電気的に連通している。図示されるように、チャネル１１５４の上又は下の層間誘電体１１６８の厚さは、ＦＥＴ１１２２のチャネル１１５４の厚さの約３倍以上であり得る。
【発明の概要】
【０００７】
本明細書の実施例において提供されるのは、ポリヌクレオチドをシーケンシングするためのデバイス及びそのデバイスを使用する方法である。そのようなデバイスの一実施例は、ナノポアデバイスである。特に、実施例は、電界効果トランジスタ（ＦＥＴ）センサ及び多孔質構造体を有するデバイスを含む。
【０００８】
本明細書に開示されるシステム、デバイス、キット、及び方法は各々、様々な態様を有し、そのうちの１つがそれらの望ましい属性について単独で関与しているわけではない。特許請求の範囲を限定することなく、いくつかの顕著な特徴は、ここで、簡単に考察される。多数の他の実施例はまた、より少ない、追加の、及び／又は異なる構成要素、ステップ、特徴、対象、利益、及び利点を有する実施例を含んで企図される。構成要素、態様、及びステップはまた、異なって配列及び順序付けられ得る。この考察を考慮した後、特に「発明を実施するための形態」と題されたセクションを読み取った後、本明細書に開示されるデバイス及び方法の特徴が他の既知のデバイス及び方法よりも利点をいかに提供するかを理解されよう。
【０００９】
一実施例は、デバイスであって、流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、第１のナノスケール開口部と第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備える、デバイスである。この実施例では、ＦＥＴは、ソース、ドレイン、及びソースをドレインに接続するチャネルを備え、チャネルが、中央ウェルに流体的に露出された上部表面を有するゲート酸化物層を備え、中央ウェルが、シスウェルをトランスウェルに流体的に接続する。いくつかの実施形態では、流体トンネルは、チャネルを通って延在する。代替の実施形態では、流体トンネルは、ＦＥＴチャネルからオフセットされている（すなわち、通って延在しない）。
【００１０】
別の実施例は、デバイスであって、流体トンネルを備える中央ウェルと、シス電極と関連付けられたシスウェルであって、シスウェルと中央ウェルとの間に第１のナノスケール開口部が配置されている、シスウェルと、トランス電極と関連付けられたトランスウェルであって、トランスウェルと中央ウェルとの間に第２のナノスケール開口部が配置されている、トランスウェルと、第１のナノスケール開口部と第２のナノスケール開口部との間に位置付けられた電界効果トランジスタ（ＦＥＴ）と、を備え、ＦＥＴが、ソース、ドレイン、及びソースをドレインに接続するチャネルを備え、チャネルが、表面及び下部表面を有するゲート酸化物層を備え、これらの表面が、中央ウェルに流体的に露出されており、中央ウェルが、シスウェルをトランスウェルに流体的に接続する、デバイスである。いくつかの実施形態では、流体トンネルは、チャネルを通って延在する。代替の実施形態では、流体トンネルは、ＦＥＴチャネルからオフセットされている（すなわち、通って延在しない）。
（【００１１】以降は省略されています）

関連特許