特許ウォッチ

公開番号2024137200
公報種別公開特許公報(A)
公開日2024-10-07
出願番号2023048629
出願日2023-03-24
発明の名称電界効果トランジスタ
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H01L 29/78 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】トレンチ下層とp型ディープ層を有する電界効果トランジスタにおいて、オン抵抗を低減する。
【解決手段】電界効果トランジスタであって、トレンチ下層がトレンチの下部に配置されている。p型ディープ層が、上側から半導体基板を見たときにトレンチに対して交差する第1方向に沿って伸びており、第1方向に対して直交する第2方向に沿って間隔を空けて配置されている。ドレイン側n型層が、ボディ層の下面に接する位置から各p型ディープ層の間の各間隔を通って各p型ディープ層の下端よりも下側の位置まで分布している。ドレイン側n型層が、高濃度層と、中濃度層を有する。高濃度層が、各p型ディープ層と各トレンチ下層の両方が存在する深さ範囲の少なくとも一部に分布している。中濃度層が、高濃度層の下端と各p型ディープ層の下端の間の深さ範囲の少なくとも一部に分布している。
【選択図】図1
特許請求の範囲【請求項１】
電界効果トランジスタであって、
上面に複数のトレンチ（１４）が設けられた半導体基板（１２）と、
前記各トレンチの内面を覆うゲート絶縁膜（１６）と、
前記各トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極（１８）と、
前記半導体基板の上面に接するソース電極（２２）、
を有し、
前記半導体基板が、
前記ソース電極に接しており、前記各トレンチの側面で前記ゲート絶縁膜に接するｎ型のソース層（３０）と、
前記ソース層よりも下側で前記ゲート絶縁膜に接するｐ型のボディ層（３４）と、
ｐ型の複数のトレンチ下層（３５）と、
複数のｐ型ディープ層（３６）と、
ドレイン側ｎ型層（４２）、
を有し、
前記各トレンチ下層が、対応する前記トレンチの下部に配置されており、上側から前記半導体基板を見たときに前記トレンチの長手方向に沿って伸びており、前記ソース電極に電気的に接続されており、
前記各ｐ型ディープ層が、前記ボディ層の下部に配置されており、前記各トレンチ下層の下端よりも上側の位置から前記各トレンチ下層の下端よりも下側の位置まで伸びており、上側から前記半導体基板を見たときに前記トレンチに対して交差する第１方向に沿って伸びており、前記各トレンチ下層と交差しており、上側から前記半導体基板を見たときに前記第１方向に対して直交する第２方向に沿って間隔を空けて配置されており、前記ソース電極に電気的に接続されており、
前記ドレイン側ｎ型層が、前記ボディ層の下面に接する位置から前記各ｐ型ディープ層の間の各間隔（３９ａ）を通って前記各ｐ型ディープ層の下端よりも下側の位置まで分布しており、前記ボディ層よりも下側で前記ゲート絶縁膜に接しており、
前記ドレイン側ｎ型層が、
ｎ型の高濃度層（３７）と、
前記高濃度層の下部に配置されており、前記高濃度層よりも低いｎ型不純物濃度を有するｎ型の中濃度層（３８）と、
前記中濃度層の下部に配置されており、前記中濃度層よりも低いｎ型不純物濃度を有するｎ型のドリフト層（３９）、
を有し、
前記高濃度層が、前記各ｐ型ディープ層と前記各トレンチ下層の両方が存在する深さ範囲の少なくとも一部に分布しており、前記各トレンチ下層の側面と前記各ｐ型ディープ層の側面に接しており、
前記中濃度層が、前記高濃度層の下端と前記各ｐ型ディープ層の下端の間の深さ範囲の少なくとも一部に分布しており、前記各ｐ型ディープ層の側面に接している、
電界効果トランジスタ。
続きを表示（約 420 文字）【請求項２】
前記各ｐ型ディープ層が、前記各トレンチの下端よりも上側の位置から前記各トレンチ下層の下端よりも下側の位置まで伸びており、
前記高濃度層が、前記中濃度層よりも高いｎ型不純物濃度を有する第１層（３７ａ）と、前記第１層よりも高いｎ型不純物濃度を有する第２層（３７ｂ）、を有し、
前記第２層が、前記各トレンチの下端よりも上側に配置されており、
前記第１層が、前記第２層の下端と前記中濃度層の上端の間に配置されている、
請求項１に記載の電界効果トランジスタ。
【請求項３】
前記各トレンチ下層のｐ型不純物濃度が、前記各ｐ型ディープ層のｐ型不純物濃度よりも高い、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記電界効果トランジスタに飽和電流が流れている状態において、前記各ｐ型ディープ層内に非空乏化領域が残存する、請求項３に記載の電界効果トランジスタ。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、電界効果トランジスタに関する。
続きを表示（約 3,000 文字）【０００２】
特許文献１には、トレンチゲート型の電界効果トランジスタが開示されている。この電界効果トランジスタは、複数のｐ型のトレンチ下層と複数のｐ型ディープ層を有している。各トレンチ下層は、対応するトレンチの下部に配置されている。各ｐ型ディープ層は、ボディ層の下部に配置されている。各ｐ型ディープ層は、上側から半導体基板を見たときにトレンチ及びトレンチ下層に対して交差するように伸びている。複数のｐ型ディープ層は、その幅方向に間隔を開けて配置されている。各間隔内に、ｎ型層が設けられている。トレンチ下層及びｐ型ディープ層の下側に、ｎ型ドリフト層が配置されている。この構造によれば、電界効果トランジスタの耐圧を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１４０２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の電界効果トランジスタにおいては、トレンチ下層及びｐ型ディープ層に隣接するｎ型層（すなわち、トレンチ下層及びｐ型ディープ層の間隔に設けられたｎ型層）が電流経路となる。電界効果トランジスタのオン状態においては、トレンチ下層及びｐ型ディープ層からｎ型層に空乏層が伸びることで、ｎ型層内の電流経路が狭められる。この部分で電流経路が狭くなるため、電界効果トランジスタのオン抵抗低減に限界があった。例えば、微細化のためにトレンチの間隔（すなわち、トレンチ下層の間隔）を狭くすると、トレンチ下層の間のｎ型層の幅も狭くなり、オン抵抗が高くなる。本明細書では、トレンチ下層とｐ型ディープ層を有する電界効果トランジスタにおいて、オン抵抗をより低減する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する電界効果トランジスタは、上面に複数のトレンチが設けられた半導体基板と、前記各トレンチの内面を覆うゲート絶縁膜と、前記各トレンチ内に配置されているとともに前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、前記半導体基板の上面に接するソース電極、を有する。前記半導体基板が、前記ソース電極に接しているとともに前記各トレンチの側面で前記ゲート絶縁膜に接するｎ型のソース層と、前記ソース層よりも下側で前記ゲート絶縁膜に接するｐ型のボディ層と、ｐ型の複数のトレンチ下層と、複数のｐ型ディープ層と、ドレイン側ｎ型層、を有する。前記各トレンチ下層が、対応する前記トレンチの下部に配置されており、上側から前記半導体基板を見たときに前記トレンチの長手方向に沿って伸びており、前記ソース電極に電気的に接続されている。前記各ｐ型ディープ層が、前記ボディ層の下部に配置されており、前記各トレンチ下層の下端よりも上側の位置から前記各トレンチ下層の下端よりも下側の位置まで伸びており、上側から前記半導体基板を見たときに前記トレンチに対して交差する第１方向に沿って伸びており、前記各トレンチ下層と交差しており、上側から前記半導体基板を見たときに前記第１方向に対して直交する第２方向に沿って間隔を空けて配置されており、前記ソース電極に電気的に接続されている。前記ドレイン側ｎ型層が、前記ボディ層の下面に接する位置から前記各ｐ型ディープ層の間の各間隔を通って前記各ｐ型ディープ層の下端よりも下側の位置まで分布しており、前記ボディ層よりも下側で前記ゲート絶縁膜に接している。前記ドレイン側ｎ型層が、ｎ型の高濃度層と、前記高濃度層の下部に配置されているとともに前記高濃度層よりも低いｎ型不純物濃度を有するｎ型の中濃度層と、前記中濃度層の下部に配置されているとともに前記中濃度層よりも低いｎ型不純物濃度を有するｎ型のドリフト層、を有する。前記高濃度層が、前記各ｐ型ディープ層と前記各トレンチ下層の両方が存在する深さ範囲の少なくとも一部に分布しており、前記各トレンチ下層の側面と前記各ｐ型ディープ層の側面に接している。前記中濃度層が、前記高濃度層の下端と前記各ｐ型ディープ層の下端の間の深さ範囲の少なくとも一部に分布しており、前記各ｐ型ディープ層の側面に接している。
【０００６】
なお、本明細書において、「下部」は上側から見たときに対象物と重なる範囲内であって対象物よりも下側の位置を意味する。例えば、トレンチの下部に配置されているトレンチ下層は、上側からみたときにトレンチと重なる範囲内であってトレンチよりも下側の位置に配置されている。トレンチ下層は、トレンチに接していても、トレンチから間隔を空けてトレンチよりも下側に配置されていてもよい。また、ボディ層の下部に配置されているｐ型ディープ層は、上側からみたときにボディ層と重なる範囲内であってボディ層よりも下側の位置に配置されている。ｐ型ディープ層は、ボディ層に接していても、ボディ層から間隔を空けてボディ層よりも下側に配置されていてもよい。
【０００７】
また、上記の「ソース層」は、複数のｎ型層によって構成されていてもよい。
【０００８】
また、上記の「高濃度層」は、各ｐ型ディープ層の上端と各トレンチ下層の下端の間の深さ範囲の少なくとも一部に分布していれば、当該深さ範囲内のみに分布していても当該深さ範囲の外側まで分布していてもよい。
【０００９】
また、上記の「中濃度層」は、高濃度層の下端と各ｐ型ディープ層の下端の間の深さ範囲の少なくとも一部に分布していれば、当該深さ範囲内のみに分布していても当該深さ範囲の外側まで分布していてもよい。
【００１０】
この電界効果トランジスタでは、トレンチ下層の下端がｐ型ディープ層の下端よりも上側に位置している。したがって、トレンチ下層の下端よりも下側の深さ範囲では、ｐ型ディープ層の間に位置するドレイン側ｎ型層内の電流経路が広く、当該電流経路の抵抗が低い。また、ｐ型ディープ層とトレンチ下層の両方が存在する深さ範囲内のドレイン側ｎ型層には高濃度層が設けられているので、この深さ範囲内でもドレイン側ｎ型層内の電流経路の抵抗は低い。このように、トレンチ下層とｐ型ディープ層の間隔内では、いずれの深さ範囲でも、ドレイン側ｎ型層内の電流経路の抵抗が低い。これによって、電界効果トランジスタのオン抵抗が低減される。また、ｐ型ディープ層の下端がトレンチ下層の下端よりも上側に存在しているので、ｐ型ディープ層の下端周辺に電界が集中し易い。しかしながら、ｐ型ディープ層に隣接する位置にｎ型不純物濃度が比較的低い中濃度層が設けられているので、ｐ型ディープ層の下端周辺における電界集中が抑制される。また、トレンチ下端に設けられたゲート絶縁膜に対する電界は、トレンチ下層によって緩和される。トレンチ下層の周辺の高濃度層には空乏層が伸展し難いが、トレンチ下層の下端よりも下側までディープｐ層が伸びているので、トレンチ下端には高い電界が生じ難い。したがって、トレンチ下層から高濃度層に空乏層が伸展し難くても、トレンチ下端のゲート絶縁膜に対する電界を十分に抑制できる。したがって、この電界効果トランジスタの構造によれば、十分な耐圧を確保しながら、従来よりも低いオン抵抗を実現できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許