特許ウォッチ

公開番号2024132942
公報種別公開特許公報(A)
公開日2024-10-01
出願番号2024034796
出願日2024-03-07
発明の名称素子アレイ回路、素子アレイ回路ユニット、電磁波センサ、温度センサ、および歪センサ
出願人TDK株式会社
代理人弁理士法人つばさ国際特許事務所
主分類G01J 1/44 20060101AFI20240920BHJP(測定;試験)
要約【課題】高い精度で抵抗値などに関連する測定値が得られる素子アレイ回路を提供する。
【解決手段】本発明の一実施態様に係る素子アレイ回路は、第1部分をそれぞれが含む複数の第1配線と、複数の第1部分のそれぞれと異なる方向に延在する第2部分をそれぞれが含む複数の第2配線と、複数のインピーダンス素子とを備える。複数のインピーダンス素子は、複数の第1配線のうちの1つと複数の第2配線のうちの1つとの双方にそれぞれが接続される。複数の第2配線のそれぞれは、複数の第2配線のそれぞれに接続される複数のインピーダンス素子のそれぞれの状態を示す信号が流れる読み出し線である。複数の第1部分のそれぞれの単位長あたりの抵抗値が、複数の第2部分のそれぞれの単位長あたりの抵抗値よりも小さい。
【選択図】図1
特許請求の範囲【請求項１】
第１部分をそれぞれが含む複数の第１配線と、
複数の前記第１部分のそれぞれと異なる方向に延在する第２部分をそれぞれが含む複数の第２配線と、
前記複数の第１配線のうちの１つと前記複数の第２配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子と
を備え、
前記複数の第２配線のそれぞれは、前記複数の第２配線のそれぞれに接続される前記複数のインピーダンス素子のそれぞれの状態を示す信号が流れる読み出し線であり、
前記第１部分は、前記複数の第１配線のそれぞれにおける前記複数のインピーダンス素子が接続されている区間部分であり、
前記第２部分は、前記複数の第２配線のそれぞれにおける前記複数のインピーダンス素子が接続されている区間部分であり、
前記複数の第１部分のそれぞれの単位長あたりの抵抗値が、前記複数の第２部分のそれぞれの単位長あたりの抵抗値よりも小さい
素子アレイ回路。
続きを表示（約 1,100 文字）【請求項２】
それぞれが、正入力端子と、前記複数の第２配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１以上のオペアンプとをさらに備え、
前記複数の第１配線から選択される１つの選択第１配線の前記第１部分に印加される電圧とは値の異なる電圧が、前記複数の第１配線のうちの前記選択第１配線以外の非選択第１配線の前記第１部分と前記１以上のオペアンプの前記正入力端子との双方に印加される
請求項１記載の素子アレイ回路。
【請求項３】
第１配線選択部をさらに備え、
前記第１配線選択部は、前記複数の第１配線のうちの１つを前記選択第１配線として選択する
請求項２記載の素子アレイ回路。
【請求項４】
それぞれが、前記負入力端子および前記出力端子と接続され、前記負入力端子に接続される前記複数の第２配線のうちの１つを流れる電流を電圧に変換する１以上の変換素子をさらに備える
請求項２記載の素子アレイ回路。
【請求項５】
前記複数の第２配線の本数は、前記複数の第１配線の本数よりも少ない
請求項１記載の素子アレイ回路。
【請求項６】
請求項１記載の素子アレイ回路を複数有し、
複数の前記素子アレイ回路が、前記複数の第１部分が延在する方向に並んで配置されている
素子アレイ回路ユニット。
【請求項７】
正入力端子と、複数の前記素子アレイ回路に含まれる前記複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１つのオペアンプと、
前記複数の素子アレイ回路に含まれる前記複数の第２配線のうちの１つを１つの選択第２配線として選択し、前記１つの選択第２配線を前記負入力端子と接続する１つの第２配線選択部と
をさらに備え、
前記複数の素子アレイ回路のそれぞれにおいて、前記複数の第１配線から選択される１つの選択第１配線に印加される電圧とは値の異なる電圧が、前記複数の第１配線のうちの前記選択第１配線以外の非選択第１配線と前記１つのオペアンプの前記正入力端子との双方に印加される
請求項６記載の素子アレイ回路ユニット。
【請求項８】
請求項１から請求項５のいずれか１つに記載の素子アレイ回路を有する電磁波センサ。
【請求項９】
請求項６または請求項７に記載の素子アレイ回路ユニットを有する電磁波センサ。
【請求項１０】
請求項１から請求項５のいずれか１つに記載の素子アレイ回路を有する温度センサ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、複数のインピーダンス素子を含む素子アレイ回路、ならびにそれを備えた素子アレイ回路ユニット、電磁波センサ、温度センサ、および歪センサに関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
従来、マトリックス状に配列された複数の抵抗素子を有する抵抗素子アレイ回路が開示されている。このような抵抗素子アレイ回路は、例えば赤外線検知回路として利用されている（例えば特許文献１参照）。このような赤外線検知回路では、温度変化に応じて自身の抵抗値が変化するサーミスタなどの赤外線感応抵抗体が複数配列されている。
【先行技術文献】
【特許文献】
【０００３】
特開平０８－９４４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このような赤外線検知回路などの素子アレイ回路では、高い精度で抵抗値などに関連する測定値が得られることが望まれる。
【課題を解決するための手段】
【０００５】
本開示の一実施態様に係る素子アレイ回路は、第１部分をそれぞれが含む複数の第１配線と、複数の第１部分のそれぞれと異なる方向に延在する第２部分をそれぞれが含む複数の第２配線と、複数の第１配線のうちの１つと複数の第２配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子とを備える。複数の第２配線のそれぞれは、複数の第２配線のそれぞれに接続される複数のインピーダンス素子のそれぞれの状態を示す信号が流れる読み出し線である。第１部分は、複数の第１配線のそれぞれにおける複数のインピーダンス素子が接続されている区間部分である。第２部分は、複数の第２配線のそれぞれにおける複数のインピーダンス素子が接続されている区間部分である。複数の第１部分のそれぞれの単位長あたりの抵抗値が、複数の第２部分のそれぞれの単位長あたりの抵抗値よりも小さい。
【０００６】
本開示の一実施態様に係る素子アレイ回路では、複数の第１部分のそれぞれの単位長あたりの抵抗値が、複数の第２部分のそれぞれの単位長あたりの抵抗値よりも小さい。このため、第１配線の第１部分が有する抵抗に起因する電圧降下が抑制される。すなわち、複数の第１配線のそれぞれに接続される複数のインピーダンス素子のそれぞれに印加される電圧同士の差が小さくなる。したがって、複数のインピーダンス素子のそれぞれのインピーダンスに起因する測定値の誤差が小さくなる。
【発明の効果】
【０００７】
本開示の一実施態様に係る素子アレイ回路によれば、高い精度で測定値を得ることができる。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
図２は、参考例としての素子アレイ回路における、接続点の位置と、複数の抵抗素子のそれぞれに印加される電圧との関係を模式的に表した特性図である。
図３は、参考例としての素子アレイ回路について、並列接続される抵抗素子の数の増加と、降下電圧の増大との関係を表す説明図である。
図４は、本開示の第２の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
図５は、本開示の第３の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
図６は、本開示の第４の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
図７は、本開示の第５の実施の形態に係る素子アレイ回路ユニットの構成例を表す回路図である。
図８は、本開示の第６の実施の形態に係る素子アレイ回路ユニットの構成例を表す回路図である。
図９は、本開示の第７の実施の形態に係る素子アレイ回路ユニットの構成例を表す回路図である。
図１０は、本開示の第８の実施の形態に係る素子アレイ回路ユニットの構成例を表す回路図である。
図１１は、本開示の第９の実施の形態に係る電磁波センサの構成例を表す平面図である。
図１２は、図１１に示した線分Ａ－Ａに沿った電磁波センサの断面図である。
図１３は、図１１に示した線分Ｂ－Ｂに沿った電磁波センサの断面図である。
図１４は、図１１に示した線分Ｃ－Ｃに沿った電磁波センサの断面図である。
図１５は、図１１に示した線分Ｄ－Ｄに沿った電磁波センサの断面図である。
図１６は、図１１に示した線分Ｅ－Ｅに沿った電磁波センサの断面図である。
図１７は、本開示のその他の第１変形例としての素子アレイ回路の構成例を表す回路図である。
図１８は、本開示のその他の第２変形例としての素子アレイ回路の構成例を表す回路図である。
図１９は、本開示のその他の第３変形例としての素子アレイ回路の構成例を表す回路図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（複数の給電線、複数の読み出し線、複数のオペアンプ、を備える素子アレイ回路の第１の例）
２．第２の実施の形態（複数の給電線、複数の読み出し線、複数のオペアンプ、を備える素子アレイ回路の第２の例）
３．第３の実施の形態（複数の給電線、複数の読み出し線、複数のオペアンプ、を備える素子アレイ回路の第３の例）
４．第４の実施の形態（読み出し線選択部を備えた素子アレイ回路の第１の例）
５．第５の実施の形態（複数の素子アレイ回路を備えた素子アレイ回路ユニットの第１の例）
６．第６の実施の形態（複数の素子アレイ回路を備えた素子アレイ回路ユニットの第２の例）
７．第７の実施の形態（複数の素子アレイ回路を備えた素子アレイ回路ユニットの第３の例）
８．第８の実施の形態（複数の素子アレイ回路を備えた素子アレイ回路ユニットの第４の例）
９．第９の実施の形態（素子アレイ回路を備えたセンサデバイスの例）
１０．変形例
【００１０】
＜１．第１の実施の形態＞
［素子アレイ回路１の全体構成例］
図１は、本開示の第１の実施の形態に係る素子アレイ回路１の構成例を模式的に表した回路図である。素子アレイ回路１は、例えば赤外線サーモグラフィに搭載され、素子アレイ回路１に照射される赤外線の強度に応じた出力電圧を出力するように構成されている。
（【００１１】以降は省略されています）

関連特許