特許ウォッチ

公開番号2024121465
公報種別公開特許公報(A)
公開日2024-09-06
出願番号2023028592
出願日2023-02-27
発明の名称算出プログラムおよび算出方法
出願人住友電気工業株式会社
代理人個人
主分類G06F 30/36 20200101AFI20240830BHJP(計算;計数)
要約【課題】リアクタンス回路を容易に設計することが可能な算出プログラムを提供する。
【解決手段】算出プログラムは、コンピュータを、iは1からNの整数であり、Nは2以上の整数であり、高周波信号が入力または出力するN個のポートPiを有するリアクタンス回路の第1行列を算出するための条件を取得するS10取得部と、前記条件に基づき、jは1からNの整数であり、θijは-π/2または+π/2であり、要素がΓij=|Γij|×exp(θij)により表されるアドミタンス行列またはインピーダンス行列を含む前記第1行列を算出するS12算出部と、として機能させる。
【選択図】図4
特許請求の範囲【請求項１】
コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、
として機能させる算出プログラム。
続きを表示（約 880 文字）【請求項２】
前記第１行列において、Γｉｊ＝Γｊｉである請求項１に記載の算出プログラム。
【請求項３】
前記算出部は、前記条件を目的関数とし、前記第１行列を最適化することにより前記第１行列を算出する請求項１または請求項２に記載の算出プログラム。
【請求項４】
前記算出部は、前記算出された第１行列に基づき、前記リアクタンス回路の回路パラメータを算出する請求項１または請求項２に記載の算出プログラム。
【請求項５】
前記回路パラメータは、第１端がポートＰｉに接続され第２端が共通ノードに接続されたサブリアクタンス回路の各々において、前記第１端と前記第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子の個数と前記１または複数のリアクタンス素子のリアクタンス値を含む請求項４に記載の算出プログラム。
【請求項６】
前記リアクタンス回路は、増幅回路に用いる整合回路である請求項１または請求項２に記載の算出プログラム。
【請求項７】
前記算出部は、前記増幅回路の動作帯域内の周波数である基本波における前記第１行列と、前記周波数の高調波における、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む第２行列と、を算出する請求項６に記載の算出プログラム。
【請求項８】
前記第１行列は、アドミタンス行列である請求項１または請求項２に記載の算出プログラム。
【請求項９】
ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するステップと、
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、
を含む算出方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、算出プログラムおよび算出方法に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
増幅回路等の整合回路には、インダクタおよびキャパシタ等のリアクタンス素子を用いたリアクタンス回路が用いられている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１７４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リアクタンス回路の設計は、リアクタンス回路を含む電子回路の特性が所望の値となるように、リアクタンス素子の接続関係および素子値を変え、最適化する。しかしながら、リアクタンス素子の接続関係および素子値は無限にあるため、アルゴリズムが複雑化する。また、局所解となり最適化することができない場合がある。
【０００５】
本開示は、上記課題に鑑みなされたものであり、リアクタンス回路を容易に設計することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、として機能させる算出プログラムである。
【０００７】
本開示は、このような特徴的な算出プログラムおよび算出方法として実現することができるだけでなく、かかる特徴的なステップを処理する算出装置として実現することができる。また、算出装置の一部又は全部を実現する半導体集積回路として実現したり、算出装置を含む算出システムとして実現したりすることができる。
【発明の効果】
【０００８】
本開示によれば、リアクタンス回路を容易に設計することができる。
【図面の簡単な説明】
【０００９】
図１は、実施例１において回路パラメータを算出するリアクタンス回路のブロック図である。
図２は、実施例１におけるコンピュータのブロック図である。
図３は、実施例１における算出装置の機能ブロック図である。
図４は、実施例１における回路パラメータを抽出する算出方法を示すフローチャートである。
図５は、実施例１におけるアドミタンス行列を最適化する方法を示すフローチャートである。
図６は、リアクタンス回路の回路例Ａを示す回路図である。
図７は、リアクタンス回路の回路例Ｂを示す回路図である。
図８は、回路例Ｂにおけるサブリアクタンス回路の回路図である。
図９は、実施例１における回路パラメータを最適化する方法を示すフローチャートである。
図１０は、実施例２におけるドハティ増幅回路を示す回路図である。
図１１は、実施例２にいて回路パラメータを算出する整合回路のブロック図である。
図１２は、実施例２におけるドハティ増幅器の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよびドレイン効率Ｅｆｆを示す模式図である。
図１３は、図４のステップＳ１４において出力されるアドミタンス行列の例を示す図である。
図１４は、図１３のアドミタンス行列を散乱行列に変換した例を示す図である。
【発明を実施するための形態】
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、として機能させる算出プログラムである。これにより、リアクタンス回路を容易に設計できる。
（２）上記（１）において、前記第１行列において、Γｉｊ＝Γｊｉであってもよい。これにより、算出する第１行列のパラメータの個数を減らすことができる。
（３）上記（１）または（２）において、前記算出部は、前記条件を目的関数とし、前記第１行列を最適化することにより前記第１行列を算出してもよい。これにより、第１行列を最適化できる。
（４）上記（１）から（３）のいずれかにおいて、前記算出部は、前記算出された第１行列に基づき、前記リアクタンス回路の回路パラメータを算出してもよい。これにより、回路パラメータの算出のアルゴリズムが複雑化することを抑制できる。
（５）上記（４）において、前記回路パラメータは、第１端がポートＰｉに接続され第２端が共通ノードに接続されたサブリアクタンス回路の各々において、前記第１端と前記第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子の個数と前記１または複数のリアクタンス素子のリアクタンス値を含んでもよい。これにより、回路パラメータの個数を削減できる。
（６）上記（１）から（５）のいずれかにおいて、前記リアクタンス回路は、増幅回路に用いる整合回路であってもよい。これにより、整合回路を精度よく設計できる。
（７）上記（６）において、前記算出部は、前記増幅回路の動作帯域内の周波数である基本波における前記第１行列と、前記周波数の高調波における、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む第２行列と、を算出してもよい。これにより、高調波を考慮した回路パラメータを算出できる。
（８）上記（１）から（７）のいずれかにおいて、前記第１行列は、アドミタンス行列であってもよい。これにより、ポートをグランドに対しオープンとして扱える。
（９）本開示の一実施形態は、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するステップと、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、を含む算出方法である。これにより、リアクタンス回路を容易に設計できる。
（１０）本開示の一実施形態は、メモリと、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得し、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するプロセッサと、を備える算出装置である。これにより、リアクタンス回路を容易に設計できる。
（【００１１】以降は省略されています）

関連特許