特許ウォッチ

公開番号2024111262
公報種別公開特許公報(A)
公開日2024-08-16
出願番号2024100906,2020194037
出願日2024-06-24,2020-11-24
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H03M 1/10 20060101AFI20240808BHJP(基本電子回路)
要約【課題】動作電圧が異なる複数のDACを用いた場合の変換精度を向上させること。
【解決手段】
半導体装置は、アナログ入力信号と参照電圧との逐次比較によるアナログ入力信号のデジタル変換を行う。半導体装置は、所定のコードに基づき参照電圧の高電圧領域を生成する上位DAC10と、コードに基づき参照電圧の低電圧領域を生成する下位DAC20と、下位DAC20と同様の構成を有し、参照電圧の低電圧領域の調整を行うインジェクションDAC30と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
アナログ入力信号と参照電圧との逐次比較による前記アナログ入力信号のデジタル変換を行う半導体装置であって、
前記アナログ入力信号の低電圧領域のデジタル変換を行うメインＡＤＣと、
前記アナログ入力信号の高電圧領域のデジタル変換を行うサブＡＤＣと、
を備え、
前記メインＡＤＣは、
所定のコードに基づき前記参照電圧の高電圧領域を生成する上位ＤＡＣと、
前記コードに基づき前記参照電圧の低電圧領域を生成する下位ＤＡＣと、
を備え、
前記サブＡＤＣは、
所定のコードに基づき前記参照電圧の高電圧領域を生成するサブ上位ＤＡＣと、
前記コードに基づき前記参照電圧の低電圧領域を生成するサブ下位ＤＡＣと、
を備え、
前記サブ上位ＤＡＣは、低電圧のリファレンスで動作し、
前記上位ＤＡＣには、前記サブＤＡＣの出力データが供給される、
半導体装置。
続きを表示（約 290 文字）【請求項２】
請求項１に記載の半導体装置において、
前記アナログ入力信号のデジタル変換を中精度で行う場合、前記上位ＤＡＣには、低電圧のリファレンスが供給され、
前記アナログ入力信号のデジタル変換を高精度で行う場合、前記上位ＤＡＣには、高電圧のリファレンスが供給される、
半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記サブＤＡＣの出力データを所定の値でデジタル乗算するデジタル乗算回路を備え、
前記上位ＤＡＣには、前記出力データおよびデジタル乗算された前記出力データが供給される、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、エラーシェーピング機構を備えた半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
例えば、非特許文献１には、下位ＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）のリファレンス誤差のミスマッチエラーシェーピング（ＭＥＳ）を、逐次比較(ＳＡＲ：ＳｕｃｃｅｓｓｉｖｅＡｐｐｒｏｘｉｍａｔｉｏｎＲｅｇｉｓｔｅｒ)により行うＡＤＣ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ）が開示されている。具体的には、非特許文献１では、下位ＤＡＣのリファレンス誤差を、１次のエラーシューピングで排除している。
【０００３】
非特許文献２には、下位ＤＡＣのリファレンス誤差を２次のエラーシューピングで排除する技術が開示されている。
【０００４】
非特許文献３には、入力レンジ拡大のため上位ＤＡＣに２Ｖのリファレンス電圧を印加し、下位ＤＡＣに１．２Ｖのリファレンス電圧を印加する構成が開示されている。リファレンス電圧の誤差は、エラーシェーピング機構によって排除される。
【先行技術文献】
【非特許文献】
【０００５】
Y.-S. Shu, “An oversampling SAR ADC with DAC mismatch error shaping achieving 105 dB SFDR and 101 dB SNDR over 1 kHz BW in 55 nm CMOS,”
J. Liu, “Second-order DAC MES for SAR ADCs,”
W.-H Huang, “An Amplifier-Less Calibration-Free SAR ADC Achieving>100dB SNDR for Multi-Channel ECG Acquisition with 667mVpp Linear Input Range”
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高電圧の入力に対応させるため、例えば上位ＤＡＣには高電圧のリファレンスが供給されるため、高耐圧のトランジスタが用いられる。しかしながら、高耐圧のトランジスタは低耐圧のトランジスタよりも応答速度が遅いため、変換速度の低下、ひいては変換精度が低下する。
【０００７】
本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、動作電圧が異なる複数のＤＡＣを用いた場合の変換精度を向上させた半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な半導体装置は、アナログ入力信号と参照電圧との逐次比較によるアナログ入力信号のデジタル変換を行う。半導体装置は、所定のコードに基づき参照電圧の高電圧領域を生成する上位ＤＡＣと、コードに基づき参照電圧の低電圧領域を生成する下位ＤＡＣと、下位ＤＡＣと同様の構成を有し、参照電圧の低電圧領域の調整を行うインジェクションＤＡＣと、を備える。
【発明の効果】
【０００９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、動作電圧が異なる複数のＤＡＣを用いた場合の変換精度を向上させることが可能となる。
【図面の簡単な説明】
【００１０】
本発明の実施の形態１に係る半導体装置の一例を示す構成図である。
本発明の実施の形態１に係るＡＤＣの動作を例示するフロー図である。
サンプリングフェーズにおける各ＤＡＣの設定状況を例示する図である。
比較フェーズの初期状態における各ＤＡＣの設定状況を例示する図である。
比較フェーズ終了時における各ＤＡＣの設定状況を例示する図である。
本発明の実施の形態２に係る半導体装置の一例を示す構成図である。
本発明の実施の形態２の比較フェーズにおける各ＤＡＣの出力電圧を比較して示す図である。
本発明の実施の形態２に係るＡＤＣを備えたシステム構成と伝達関数とを例示する図である。
本発明の実施の形態３に係る半導体装置の一例を示す構成図である。
本発明の実施の形態４に係るマルチチャネルＡＤＣシステムのベースとなるＡＤＣを説明する図である。
本発明の実施の形態４に係るマルチチャネルＡＤＣシステムの構成を例示する図である。
本発明の実施の形態５に係るサンプリング方法を説明する図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許