TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024106917
公報種別公開特許公報(A)
公開日2024-08-08
出願番号2023011420
出願日2023-01-27
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 12/00 20230101AFI20240801BHJP()
要約【課題】好適に動作する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、基板と、基板の表面と交差する第1方向に並ぶ複数のメモリ層と、第1方向に延伸する第1ビア配線と、を備える。複数のメモリ層は、それぞれ、第1ビア配線に電気的に接続された第1半導体層と、第1半導体層の第1方向の一方側及び他方側の面に対向する第1ゲート電極と、第1半導体層に対して第1方向と交差する第2方向の一方側に設けられ、第1半導体層に電気的に接続されたメモリ部と、第1半導体層に対して、第2方向の他方側に設けられ、第1ゲート電極に電気的に接続され、第1方向及び第2方向と交差する第3方向に延伸する第1配線と、を備える。
【選択図】図2

特許請求の範囲【請求項1】
基板と、
前記基板の表面と交差する第1方向に並ぶ複数のメモリ層と、
前記第1方向に延伸する第1ビア配線と
を備え、
前記複数のメモリ層は、それぞれ、
前記第1ビア配線に電気的に接続された第1半導体層と、
前記第1半導体層の、前記第1方向の一方側及び他方側の面に対向する第1ゲート電極と、
前記第1半導体層に対して、前記第1方向と交差する第2方向の一方側に設けられ、前記第1半導体層に電気的に接続されたメモリ部と、
前記第1半導体層に対して、前記第2方向の他方側に設けられ、前記第1ゲート電極に電気的に接続され、前記第1方向及び前記第2方向と交差する第3方向に延伸する第1配線と
を備える半導体記憶装置。
続きを表示(約 1,400 文字)【請求項2】
前記第1ゲート電極は、前記第1半導体層の、前記第3方向の一方側及び他方側の面に対向する
請求項1記載の半導体記憶装置。
【請求項3】
前記第2方向及び前記第3方向に延伸し、前記第1ビア配線、前記第1半導体層及び前記第1ゲート電極の一部を含む断面において、前記第1半導体層は、前記第1ビア配線を囲む
請求項1記載の半導体記憶装置。
【請求項4】
前記複数のメモリ層に対応して前記第1方向に並ぶ複数の前記第1配線の間に、空隙が設けられている
請求項1記載の半導体記憶装置。
【請求項5】
前記第1ゲート電極の前記第2方向の前記第1配線側の端部の前記第2方向における位置は、前記第1ビア配線の前記第2方向の一方側の端部の前記第2方向における位置と、前記第1ビア配線の前記第2方向の他方側の端部の前記第2方向における位置と、の間に設けられている
請求項1記載の半導体記憶装置。
【請求項6】
前記メモリ部は、
前記第1半導体層に電気的に接続された第1電極と、
前記第1電極に対向する第2電極と、
前記第1電極及び前記第2電極の間に設けられた第1絶縁層と
を備える請求項1記載の半導体記憶装置。
【請求項7】
前記メモリ部は、
前記第2電極に含まれる第1導電層と、
前記第1電極に含まれ、前記第1導電層の前記第1方向の一方側及び他方側の側面、並びに、前記第1導電層の前記第3方向の一方側及び他方側の側面に対向する第2導電層と、
前記第2電極に含まれ、前記第2導電層の前記第1方向の一方側及び他方側の側面、並びに、前記第2導電層の前記第3方向の一方側及び他方側の側面に対向する第3導電層と
を備える請求項6記載の半導体記憶装置。
【請求項8】
前記第1方向に隣り合う2つのメモリ層に対応する2つの前記第2導電層の間に、前記2つの第2導電層に接する第2絶縁層が設けられている
請求項7記載の半導体記憶装置。
【請求項9】
メモリセルアレイを備え、
前記メモリセルアレイは、
前記第1方向に並ぶ複数のサブメモリセルアレイと、
前記第1方向に延伸する第2ビア配線と
を備え、
前記複数のサブメモリセルアレイは、それぞれ、
前記複数のメモリ層と、
前記複数のメモリ層に対して前記第1方向の一方側に設けられたトランジスタ層と、
前記第1ビア配線と
を備え、
前記トランジスタ層は、
前記第1ビア配線及び前記第2ビア配線の間に電気的に接続された第2半導体層と、
前記第2半導体層の、前記第1方向の一方側及び他方側の面に対向する第2ゲート電極と、
前記第1方向から見て前記第1配線と重なる位置に設けられ、前記第2ゲート電極に電気的に接続され、前記第3方向に延伸する第2配線と
を備える請求項1記載の半導体記憶装置。
【請求項10】
前記第1方向に並ぶ複数のメモリチップを備え、
前記複数のメモリチップは、それぞれ、前記複数のサブメモリセルアレイのうちの一つを含む
請求項9記載の半導体記憶装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本実施形態は、半導体記憶装置に関する。
続きを表示(約 4,500 文字)【背景技術】
【0002】
半導体記憶装置の高集積化に伴い、半導体記憶装置の三次元化に関する検討が進められている。
【先行技術文献】
【特許文献】
【0003】
米国特許第9,514,792号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
好適に動作する半導体記憶装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る半導体記憶装置は、基板と、基板の表面と交差する第1方向に並ぶ複数のメモリ層と、第1方向に延伸する第1ビア配線と、を備える。複数のメモリ層は、それぞれ、第1ビア配線に電気的に接続された第1半導体層と、第1半導体層の第1方向の一方側及び他方側の面に対向する第1ゲート電極と、第1半導体層に対して第1方向と交差する第2方向の一方側に設けられ、第1半導体層に電気的に接続されたメモリ部と、第1半導体層に対して、第2方向の他方側に設けられ、第1ゲート電極に電気的に接続され、第1方向及び第2方向と交差する第3方向に延伸する第1配線と、を備える。
【図面の簡単な説明】
【0006】
第1実施形態に係る半導体記憶装置の一部の構成を示す模式的な回路図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的なXY断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第2実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第3実施形態に係る半導体記憶装置の一部の構成を示す模式的なXY断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
【発明を実施するための形態】
【0007】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【0008】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、SSD(Solid State Drive)等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【0009】
また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であったとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されている。
【0010】
また、本明細書において、第1の構成が第2の構成及び第3の構成の「間に電気的に接続されている」と言った場合、第1の構成、第2の構成及び第3の構成が直列に接続され、且つ、第2の構成が第1の構成を介して第3の構成に電気的に接続されていることを意味する場合がある。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

TDK株式会社
圧電素子
8日前
株式会社半導体エネルギー研究所
発光デバイス
9日前
株式会社カネカ
太陽電池モジュール
14日前
株式会社カネカ
太陽電池モジュール
14日前
TDK株式会社
圧電デバイス
7日前
株式会社東芝
電子回路及び計算装置
6日前
キオクシア株式会社
半導体記憶装置
1日前
TDK株式会社
光検知装置及び信号処理方法
13日前
大阪瓦斯株式会社
圧電膜素子及びその製造方法
13日前
大阪瓦斯株式会社
圧電膜素子及びその製造方法
13日前
リンテック株式会社
熱電変換モジュール
9日前
リンテック株式会社
熱電変換モジュール
9日前
リンテック株式会社
熱電変換モジュール
9日前
国立研究開発法人物質・材料研究機構
横型熱電効果の計測装置及び方法
6日前
キオクシア株式会社
磁気メモリデバイス
7日前
三菱ケミカル株式会社
エレクトレットフィルム捲回体
9日前
株式会社ジャパンディスプレイ
表示装置
6日前
株式会社ジャパンディスプレイ
表示装置
14日前
株式会社ジャパンディスプレイ
表示装置
14日前
本田技研工業株式会社
太陽電池および太陽電池の製造方法
14日前
リンテック株式会社
熱電ウェハ及びその製造方法
13日前
住友化学株式会社
圧電積層体、圧電積層体の製造方法、及び圧電素子
14日前
住友化学株式会社
圧電積層体、圧電積層体の製造方法、及び圧電素子
14日前
リンテック株式会社
ペルチェ冷却熱電変換モジュール
13日前
三菱ケミカル株式会社
正孔輸送材料、正孔輸送層、発電デバイス
9日前
セイコーエプソン株式会社
電気光学装置、および電子機器
14日前
パナソニックIPマネジメント株式会社
光電変換材料および光検出方法
1日前
株式会社半導体エネルギー研究所
発光装置
6日前
三菱ケミカル株式会社
エレクトレットフィルム捲回体及びその製造方法
9日前
株式会社半導体エネルギー研究所
発光素子
6日前
株式会社半導体エネルギー研究所
発光装置
13日前
株式会社半導体エネルギー研究所
半導体装置
8日前
株式会社半導体エネルギー研究所
半導体装置
1日前
紀州技研工業株式会社
ペロブスカイト化合物を用いた光電変換素子およびその製造方法
14日前
株式会社半導体エネルギー研究所
半導体装置
6日前
株式会社半導体エネルギー研究所
発光デバイス
13日前
続きを見る