特許ウォッチ

公開番号2024103706
公報種別公開特許公報(A)
公開日2024-08-01
出願番号2024090147,2021522728
出願日2024-06-03,2020-04-28
発明の名称ドライバ回路、及びスイッチシステム
出願人パナソニックIPマネジメント株式会社
代理人弁理士法人北斗特許事務所
主分類H02M 1/08 20060101AFI20240725BHJP(電力の発電,変換,配電)
要約【課題】容量の大きなコンデンサを用いずにターンオン時間の短縮化を図る。
【解決手段】スピードアップ回路14は、電源端子11と半導体スイッチ素子2のゲート21との間に設けられる。インピーダンス素子15は、スピードアップ回路14と半導体スイッチ素子2のゲート21との間のノードN1と、信号入力端子13と、の間に設けられる。スピードアップ回路14では、第2の電界効果トランジスタQ2は、第1の電界効果トランジスタQ1に直列接続されており、半導体スイッチ素子2のゲート21に接続される。インピーダンス素子15のインピーダンスは、第1の電界効果トランジスタQ1と第2の電界効果トランジスタQ2との両方がオン状態のときのスピードアップ回路14のインピーダンスよりも高い。
【選択図】図3
特許請求の範囲【請求項１】
ゲート及び前記ゲートに対応するソースを有する電流駆動型の半導体スイッチ素子のドライバ回路であって、
電源端子と、
前記半導体スイッチ素子の前記ソースに接続されるグランド端子と、
信号入力端子と、
前記電源端子と前記半導体スイッチ素子の前記ゲートとの間に設けられるスピードアップ回路と、
前記スピードアップ回路と前記半導体スイッチ素子の前記ゲートとの間のノードと、前記信号入力端子と、の間に設けられるインピーダンス素子と、
前記電源端子に接続されている抵抗と、
前記抵抗と前記グランド端子との間に設けられている定電流回路と、を備え、
前記スピードアップ回路は、
第１の電界効果トランジスタと、
前記第１の電界効果トランジスタに直列接続されており、前記半導体スイッチ素子の前記ゲートに接続される第２の電界効果トランジスタと、を有し、
前記インピーダンス素子のインピーダンスは、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとの両方がオン状態のときの前記スピードアップ回路のインピーダンスよりも高く、
前記第２の電界効果トランジスタの前記ゲートが前記抵抗と前記定電流回路との間のノードに接続されている、
ドライバ回路。
続きを表示（約 2,000 文字）【請求項２】
ゲート及び前記ゲートに対応するソースを有する電流駆動型の半導体スイッチ素子のドライバ回路であって、
電源端子と、
前記半導体スイッチ素子の前記ソースに接続されるグランド端子と、
信号入力端子と、
前記電源端子と前記半導体スイッチ素子の前記ゲートとの間に設けられるスピードアップ回路と、
前記スピードアップ回路と前記半導体スイッチ素子の前記ゲートとの間のノードと、前記信号入力端子と、の間に設けられるインピーダンス素子と、
前記電源端子に接続されている抵抗と、
前記抵抗と前記グランド端子との間に設けられている定電圧回路と、を備え、
前記スピードアップ回路は、
第１の電界効果トランジスタと、
前記第１の電界効果トランジスタに直列接続されており、前記半導体スイッチ素子の前記ゲートに接続される第２の電界効果トランジスタと、を有し、
前記インピーダンス素子のインピーダンスは、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとの両方がオン状態のときの前記スピードアップ回路のインピーダンスよりも高く、
前記定電圧回路は、複数のダイオードを直列接続して構成されており、
前記抵抗と前記定電圧回路との間のノードが、前記第２の電界効果トランジスタの前記ゲートに接続されている、
ドライバ回路。
【請求項３】
前記第２の電界効果トランジスタは、ノーマリオン型の電界効果トランジスタである、
請求項１又は２に記載のドライバ回路。
【請求項４】
ゲート及び前記ゲートに対応するソースを有する電流駆動型の半導体スイッチ素子のドライバ回路であって、
電源端子と、
前記半導体スイッチ素子の前記ソースに接続されるグランド端子と、
信号入力端子と、
前記電源端子と前記半導体スイッチ素子の前記ゲートとの間に設けられるスピードアップ回路と、
前記スピードアップ回路と前記半導体スイッチ素子の前記ゲートとの間のノードと、前記信号入力端子と、の間に設けられるインピーダンス素子と、
前記電源端子に接続されている定電流回路と、
前記定電流回路と前記グランド端子との間に設けられている抵抗と、を備え、
前記スピードアップ回路は、
第１の電界効果トランジスタと、
前記第１の電界効果トランジスタに直列接続されており、前記半導体スイッチ素子の前記ゲートに接続される第２の電界効果トランジスタと、を有し、
前記インピーダンス素子のインピーダンスは、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとの両方がオン状態のときの前記スピードアップ回路のインピーダンスよりも高く、
前記第２の電界効果トランジスタの前記ゲートが前記定電流回路と前記抵抗との間のノードに接続されている、
ドライバ回路。
【請求項５】
入力端及び出力端を有し前記電源端子と前記グランド端子との間に設けられているＤＣＦＬ回路を更に備え、
前記ＤＣＦＬ回路の入力端が前記信号入力端子に接続されており、
前記ＤＣＦＬ回路の出力端が前記インピーダンス素子を介して前記半導体スイッチ素子の前記ゲートに接続される、
請求項１～４のいずれか一項に記載のドライバ回路。
【請求項６】
前記半導体スイッチ素子は、前記ゲート及び前記ソースの各々を２つ有するデュアルゲート型の双方向スイッチ素子であり、
前記スピードアップ回路を２つ備え、
前記２つのスピードアップ回路のうち１つのスピードアップ回路が前記２つのゲートのうち一方のゲートである第１ゲートに接続され、残りの１つのスピードアップ回路が前記２つのゲートのうち他方のゲートである第２ゲートに接続されている、
請求項１～５のいずれか一項に記載のドライバ回路。
【請求項７】
前記半導体スイッチ素子は、ＧａＮ系半導体スイッチ素子である、
請求項１～６のいずれか一項に記載のドライバ回路。
【請求項８】
前記ドライバ回路は、モノリシック集積回路である、
請求項１～７のいずれか一項に記載のドライバ回路。
【請求項９】
請求項１～７のいずれか一項に記載のドライバ回路と、前記半導体スイッチ素子と、を備える、
スイッチシステム。
【請求項１０】
前記ドライバ回路は、モノリシック集積回路である、
請求項９に記載のスイッチシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、ドライバ回路、及びスイッチシステムに関し、より詳細には、電流駆動型の半導体スイッチ素子のドライバ回路、及びそれを備えるスイッチシステムに関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、半導体素子のゲート駆動回路が知られている（特許文献１）。
【０００３】
特許文献１に記載された半導体素子は、ゲート駆動型半導体素子である。半導体素子は、スイッチング回路からの信号に基づいて駆動される。スイッチング回路は、ドライブ回路と、ゲート抵抗器とコンデンサとの並列回路と、でゲート駆動回路を構成している。
【０００４】
ドライブ回路は、ＮＰＮトランジスタ及びＰＮＰトランジスタで構成されている。半導体素子を構成するゲート駆動型半導体素子は、ＧＩＴ（Gate Injection Transistor）である。
特許文献１に開示されたゲート駆動回路では、ゲート抵抗器と並列接続されたコンデンサを備えることで、高速スイッチングを可能としているので、容量の大きなコンデンサを備える必要があった。
【先行技術文献】
【特許文献】
【０００５】
特開２０１０－５１１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示の目的は、容量の大きなコンデンサを用いずに半導体スイッチ素子のターンオン時間の短縮化を図れるドライバ回路、及びスイッチシステムを提供することにある。
【課題を解決するための手段】
【０００７】
本開示に係る一態様のドライバ回路は、ゲート及び前記ゲートに対応するソースを有する電流駆動型の半導体スイッチ素子のドライバ回路であって、電源端子と、グランド端子と、信号入力端子と、スピードアップ回路と、インピーダンス素子と、を備える。前記グランド端子は、前記半導体スイッチ素子の前記ソースに接続される。前記スピードアップ回路は、前記電源端子と前記半導体スイッチ素子の前記ゲートとの間に設けられる。前記インピーダンス素子は、前記スピードアップ回路と前記半導体スイッチ素子の前記ゲートとの間のノードと、前記信号入力端子と、の間に設けられる。前記スピードアップ回路は、第１の電界効果トランジスタと、第２の電界効果トランジスタと、を有する。前記第２の電界効果トランジスタは、前記第１の電界効果トランジスタに直列接続されており、前記半導体スイッチ素子の前記ゲートに接続される。前記インピーダンス素子のインピーダンスは、前記第１の電界効果トランジスタと前記第２の電界効果トランジスタとの両方がオン状態のときの前記スピードアップ回路のインピーダンスよりも高い。
【０００８】
本開示に係る一態様のドライバ回路は、ゲート及び前記ゲートに対応するソースを有する電流駆動型の半導体スイッチ素子のドライバ回路であって、電源端子と、グランド端子と、信号入力端子と、第１の電界効果トランジスタと、第２の電界効果トランジスタと、インピーダンス素子と、を備える。前記グランド端子は、前記半導体スイッチ素子の前記ソースに接続される。前記第１の電界効果トランジスタは、前記電源端子に接続されている。前記第２の電界効果トランジスタは、前記第１の電界効果トランジスタに直列接続されており、前記半導体スイッチ素子の前記ゲートに接続される。前記インピーダンス素子は、前記第２の電界効果トランジスタと前記半導体スイッチ素子の前記ゲートとの間のノードと、前記信号入力端子と、の間に設けられる。前記ドライバ回路は、前記第２の電界効果トランジスタがオンの状態で、前記信号入力端子に入力される信号の電位レベルが第１電位レベルから第１電位レベルよりも高い第２電位レベルに変化したときに、前記第１の電界効果トランジスタがオンして前記インピーダンス素子を通る電流よりも大きな電流を前記半導体スイッチ素子の前記ゲートに流すことで前記半導体スイッチ素子のゲート電圧を閾値電圧よりも大きな所定値よりも大きくし、その後、前記インピーダンス素子を通して前記半導体スイッチ素子の前記ゲートに電流を流し続けることで前記半導体スイッチ素子のゲート電圧を前記所定値にする。
【０００９】
本開示に係る一態様のスイッチシステムは、前記ドライバ回路と、前記半導体スイッチ素子と、を備える。
【図面の簡単な説明】
【００１０】
図１は、実施形態１に係るドライバ回路を備えるスイッチシステムの回路図である。
図２は、同上のドライバ回路の動作を説明するためのタイミングチャートである。
図３は、実施形態２に係るドライバ回路を備えるスイッチシステムの回路図である。
図４は、実施形態３に係るドライバ回路を備えるスイッチシステムの回路図である。
図５は、実施形態４に係るドライバ回路を備えるスイッチシステムの回路図であるである。
図６は、実施形態５に係るドライバ回路を備えるスイッチシステムの回路図である。
図７は、実施形態６に係るドライバ回路を備えるスイッチシステムの回路図である。
図８は、同上のドライバ回路における定電流回路の動作説明図である。
図９は、実施形態７に係るドライバ回路を備えるスイッチシステムの回路図である。
図１０は、同上のドライバ回路の動作を説明するためのタイミングチャートである。
図１１は、実施形態８に係るドライバ回路を備えるスイッチシステムの回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許