特許ウォッチ

公開番号2024082455
公報種別公開特許公報(A)
公開日2024-06-20
出願番号2022196315
出願日2022-12-08
発明の名称電界効果トランジスタ
出願人ローム株式会社
代理人個人,個人
主分類H01L 21/338 20060101AFI20240613BHJP(基本的電気素子)
要約【課題】ゲートの配線抵抗とゲート・ドレイン間の寄生容量成分を下げること。
【解決手段】電界効果トランジスタ100は、電子走行層と、電子走行層の上に配置された電子供給層18と、電子供給層18の上に配置された複数のソース電極22、複数のドレイン電極24、および複数のゲート構造26とを備える。各ゲート構造26は、ゲート層26Aと、ゲート層26Aの上に配置されたゲート電極26Bとを含む。電界効果トランジスタ100はさらに、X方向に隣り合うドレイン電極24間の位置にて電子走行層および電子供給層18の双方に設けられた第1高抵抗領域52と、X方向に隣り合うゲート構造26を各々電気的に接続する複数のゲート連結部30と、第1高抵抗領域52の上方に位置し、複数のゲート連結部30と電気的に接続されるゲート配線36と、ゲート配線36と第1高抵抗領域52との間に設けられた絶縁層とを備える。
【選択図】図1
特許請求の範囲【請求項１】
基板と、
前記基板の上方に配置された第１窒化物半導体層と、
前記第１窒化物半導体層の上に配置され、前記第１窒化物半導体層よりも大きなバンドギャップを有する第２窒化物半導体層と、
前記第２窒化物半導体層の上に、平面視で第１方向に各々延在し且つ前記第１方向および該第１方向と直交する第２方向に並んで配置された複数のソース電極と、
前記第２窒化物半導体層の上に、前記第１方向に各々延在し且つ前記第１方向および前記第２方向に並んで配置されるとともに、前記第２方向に前記複数のソース電極と１つずつ交互に配置された複数のドレイン電極と、
前記第２窒化物半導体層の上に、前記第１方向に各々延在し且つ前記第１方向および前記第２方向に互いに並んで配置されるとともに、平面視で前記複数のソース電極の１つを各々囲む複数のゲート構造と、を備え、
前記複数のゲート構造は各々、前記第２窒化物半導体層の上に配置された第３窒化物半導体層と、前記第３窒化物半導体層の上に配置されたゲート電極とを含み、
前記第１方向に隣り合う前記ドレイン電極間の位置にて前記第１窒化物半導体層および前記第２窒化物半導体層に設けられた第１高抵抗領域と、
複数のゲート連結部であって、前記第１方向に隣り合う前記ゲート構造を各々電気的に接続する前記複数のゲート連結部と、
前記第１高抵抗領域の上方に位置し、前記複数のゲート連結部と電気的に接続され、前記第２方向に延在するゲート配線と、
前記複数のソース電極、前記複数のドレイン電極、前記複数のゲート構造、および前記複数のゲート連結部を覆い、前記ゲート配線と前記第１高抵抗領域との間に設けられた絶縁層と、
を備える電界効果トランジスタ。
続きを表示（約 1,400 文字）【請求項２】
前記第１方向における前記ゲート配線の配線幅は、前記第１方向における前記第１高抵抗領域の幅以下である、請求項１に記載の電界効果トランジスタ。
【請求項３】
平面視で前記複数のソース電極と前記複数のドレイン電極と前記複数のゲート構造とを囲み、前記第１窒化物半導体層および前記第２窒化物半導体層に設けられた第２高抵抗領域をさらに備え、
前記第２高抵抗領域は前記第１高抵抗領域に接続されている、請求項１に記載の電界効果トランジスタ。
【請求項４】
各前記ドレイン電極は、
前記第１方向における一方側に隣接する前記第１高抵抗領域と、前記第１方向における他方側に隣接する前記第２高抵抗領域と、前記第２方向における両側に隣接する前記ゲート構造とによって囲まれているか、または、
前記第１方向における両側に隣接する前記第１高抵抗領域と、前記第２方向における両側に隣接する前記ゲート構造とによって囲まれている、請求項３に記載の電界効果トランジスタ。
【請求項５】
前記第１方向における前記ドレイン電極と前記第１高抵抗領域との間の距離は、前記第２方向における前記ドレイン電極と前記ゲート構造との間の距離よりも大きい、請求項１に記載の電界効果トランジスタ。
【請求項６】
前記絶縁層は、
前記第２窒化物半導体層の上に配置された第１絶縁層を含み、
各前記ソース電極は、前記第１絶縁層のソース開口部内に埋め込まれて前記第２窒化物半導体層に接するソース電極コンタクト部を含み、
各前記ドレイン電極は、前記第１絶縁層のドレイン開口部内に埋め込まれて前記第２窒化物半導体層に接するドレイン電極コンタクト部を含む、請求項１に記載の電界効果トランジスタ。
【請求項７】
前記複数のソース電極と一体に形成され、前記複数のゲート構造を覆うとともに前記複数のドレイン電極に向けて延在するソース電極延在部をさらに備える請求項１に記載の電界効果トランジスタ。
【請求項８】
各前記ドレイン電極は、平面視で前記ソース電極延在部によって囲まれている、請求項７に記載の電界効果トランジスタ。
【請求項９】
前記ソース電極延在部は、前記第１方向に隣り合う前記ドレイン電極間の位置で前記第１高抵抗領域の上方に位置するドレイン間延在領域を含み、
前記第１方向における前記ドレイン間延在領域の幅は、前記第１方向における前記第１高抵抗領域の幅以下である、請求項８に記載の電界効果トランジスタ。
【請求項１０】
前記複数のソース電極と一体に形成され、前記複数のゲート構造を覆うとともに前記複数のドレイン電極に向けて延在するソース電極延在部をさらに備え、
前記ソース電極延在部は、前記第１方向に隣り合う前記ドレイン電極間の位置で前記第１高抵抗領域の上方に位置するドレイン間延在領域を含み、
前記絶縁層は、
前記第１絶縁層上に設けられ、前記ゲート配線と前記ドレイン間延在領域との間に位置する第２絶縁層を含み、
前記第１方向における前記ドレイン間延在領域の幅は、前記第１方向における前記第１高抵抗領域の幅以下であり、
前記第１方向における前記ゲート配線の配線幅は、前記第１方向における前記ドレイン間延在領域の幅以下である、請求項６に記載の電界効果トランジスタ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、電界効果トランジスタに関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
現在、窒化ガリウム（ＧａＮ）等のIII-V族半導体を用いた電界効果トランジスタ（ＦＥＴ）の一つである高電子移動度トランジスタ（ＨＥＭＴ）の製品化が進んでいる。ＨＥＭＴは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス（２ＤＥＧ）を導電経路（チャネル）として使用する（例えば、特許文献１参照）。ＨＥＭＴを利用したパワートランジスタは、典型的なシリコン（Ｓｉ）パワートランジスタと比較して、低オン抵抗および高速・高周波動作を可能にしたデバイスとして認知されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－７３５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パワー用途のＨＥＭＴでは、スイッチングロスを低減しつつ高速スイッチングを実現することが求められている。この要求に応えるべく、ゲート・ドレイン間寄生容量とゲート配線抵抗の更なる低減が求められている。
【課題を解決するための手段】
【０００５】
本開示の一態様による電界効果トランジスタは、基板と、前記基板の上方に配置された第１窒化物半導体層と、前記第１窒化物半導体層の上に配置され、前記第１窒化物半導体層よりも大きなバンドギャップを有する第２窒化物半導体層と、前記第２窒化物半導体層の上に、平面視で第１方向に各々延在し且つ前記第１方向および該第１方向と直交する第２方向に並んで配置された複数のソース電極と、前記第２窒化物半導体層の上に、前記第１方向に各々延在し且つ前記第１方向および前記第２方向に並んで配置されるとともに、前記第２方向に前記複数のソース電極と１つずつ交互に配置された複数のドレイン電極と、前記第２窒化物半導体層の上に、前記第１方向に各々延在し且つ前記第１方向および前記第２方向に互いに並んで配置されるとともに、平面視で前記複数のソース電極の１つを各々囲む複数のゲート構造とを備える。前記複数のゲート構造は各々、前記第２窒化物半導体層の上に配置された第３窒化物半導体層と、前記第３窒化物半導体層の上に配置されたゲート電極とを含む。電界効果トランジスタはさらに、前記第１方向に隣り合う前記ドレイン電極間の位置にて前記第１窒化物半導体層および前記第２窒化物半導体層に設けられた第１高抵抗領域と、複数のゲート連結部であって、各々前記第１方向に隣り合う前記ゲート構造を電気的に接続する前記複数のゲート連結部と、前記第１高抵抗領域の上方に位置し、前記複数のゲート連結部と電気的に接続され、前記第２方向に延在するゲート配線と、前記複数のソース電極、前記複数のドレイン電極、前記複数のゲート構造、および前記複数のゲート連結部を覆い、前記ゲート配線と前記第１高抵抗領域との間に設けられた絶縁層とを備える。
【発明の効果】
【０００６】
本開示の一態様による電界効果トランジスタは、ゲート・ドレイン間寄生容量とゲート配線抵抗の低減を可能とすることで、スイッチングロスを低減しつつ高速スイッチングを実現することができる。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態に係る例示的な電界効果トランジスタの概略平面図である。
図２は、図１の電界効果トランジスタの部分拡大平面図である。
図３は、図２のＦ３－Ｆ３線に沿った概略断面図である。
図４は、図１のＦ４－Ｆ４線に沿った概略断面図である。
図５は、図２のＦ５－Ｆ５線に沿った概略断面図である。
図６は、第２実施形態に係る例示的な電界効果トランジスタの概略平面図である。
図７は、図６の電界効果トランジスタの部分拡大平面図である。
図８は、図７のＦ８－Ｆ８線に沿った概略断面図である。
図９は、図６のＦ９－Ｆ９線に沿った概略断面図である。
図１０は、図７のＦ１０－Ｆ１０線に沿った概略断面図である。
図１１は、第１応用例を示す電界効果トランジスタの概略平面図である。
図１２は、第２応用例を示す電界効果トランジスタの概略平面図である。
図１３は、第２応用例を示す電界効果トランジスタの概略平面図である。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して本開示による電界効果トランジスタのいくつかの実施形態を説明する。なお、図面に示される構成要素は、分かり易さおよび明瞭化のために部分的に拡大されている場合があり、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合があり、平面図では構成要素がハッチング線によって示されている場合がある。添付の図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
【０００９】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【００１０】
［第１実施形態］
以下、図１～図５を参照して、第１実施形態に係る例示的な電界効果トランジスタ１００について説明する。図１は、電界効果トランジスタ１００の概略平面図であり、図２は、図１の電界効果トランジスタ１００の部分拡大平面図である。図３は、図２のＦ３－Ｆ３線に沿った概略断面図であり、図４は、図１のＦ４－Ｆ４線に沿った概略断面図であり、図５は、図２のＦ５－Ｆ５線に沿った概略断面図である。
（【００１１】以降は省略されています）

関連特許