特許ウォッチ

公開番号2024080678
公報種別公開特許公報(A)
公開日2024-06-13
出願番号2023203530
出願日2023-12-01
発明の名称信号生成回路、レーダ装置及び信号制御方法
出願人立積電子股ふん有限公司,RichWave Technology Corp.
代理人個人,個人,個人,個人,個人
主分類G01S 7/03 20060101AFI20240606BHJP(測定;試験)
要約【課題】多値で正確な電力制御を実現する信号生成回路、レーダ装置及び信号制御方法を提供する。
【解決手段】信号生成回路は、デジタルアナログ変換器(DAC)及びミキサを含む。DACは、第一のモードにおいて、入力デジタル信号を2つの信号に変換するように構成される。入力デジタル信号の符号化コンテンツは、複数のビットを含む。ミキサは、DACに結合され、第一のモードにおいて、入力デジタル信号から変換された2つの信号をミキサの2つの入力ポートにそれぞれ入力し、出力信号を生成する。第一の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力は、第二の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力とは異なる。出力信号の強度は、入力デジタル信号から変換された2つの信号間の電圧差に関連する。
【選択図】図1
特許請求の範囲【請求項１】
信号生成回路であって、
第一のモードにおいて、入力デジタル信号を第一の信号及び第二の信号に変換するように構成されたデジタルアナログ変換器（ＤＡＣ）であって、前記入力デジタル信号の符号化コンテンツは、複数のビットを含む、デジタルアナログ変換器（ＤＡＣ）と、
前記デジタルアナログ変換器に結合されたミキサであって、前記ミキサは、前記第一のモードにおいて前記ミキサの２つの入力ポートに前記第一の信号及び前記第二の信号をそれぞれ入力して出力信号を生成するように構成され、第一の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の出力電力は、第二の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の出力電力と異なり、前記出力信号の強度は、前記第一の信号と前記第二の信号との間の電圧差に関連する、ミキサと、
を備える、信号生成回路。
続きを表示（約 1,200 文字）【請求項２】
前記ビットの数は２より大きく、前記出力信号は４つより多い異なる電圧を有する、請求項１に記載の信号生成回路。
【請求項３】
前記第一の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の振幅ピーク値と、前記第二の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の振幅ピーク値との間に、線形関係がある、請求項１に記載の信号生成回路。
【請求項４】
前記線形関係は、ステップに対応する勾配を有し、前記ステップは、前記第一の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の前記振幅ピーク値と、前記第二の符号化コンテンツを有する前記入力デジタル信号に対応する前記出力信号の前記振幅ピーク値との間の変化量に比例し、前記ステップは、前記ビットの数に関連する、請求項３に記載の信号生成回路。
【請求項５】
前記２つの入力ポートは、差動入力ポートである、請求項１に記載の信号生成回路。
【請求項６】
前記出力信号は、パルス信号であり、前記パルス信号の振幅は、前記入力デジタル信号の前記符号化コンテンツに対応する、請求項１に記載の信号生成回路。
【請求項７】
前記ミキサに結合され、搬送波信号を前記ミキサに入力するように構成される周波数シンセサイザ
をさらに備え、
前記搬送波信号の周波数は、前記搬送波信号の周波数掃引期間内で時間と共に変化し、
前記搬送波信号の波形は、時間領域において第一のセグメント及び第二のセグメントを備え、
前記第一のセグメントにおける前記周波数は、時間と共に増加し、前記第二のセグメントにおける前記周波数は、時間と共に減少し、
ターニングセグメントが前記第一のセグメントと前記第二のセグメントとの間に形成され、
前記第一の信号、前記第二の信号及び前記搬送波信号は、前記ミキサに入力され、
前記ターニングセグメントに対応する前記出力信号の振幅は、前記第一のセグメント及び前記第二のセグメントに対応する前記出力信号の振幅とは異なる、請求項１に記載の信号生成回路。
【請求項８】
前記ターニングセグメントに対応する前記第一の信号と前記第二の信号との間の第一の電圧差は、前記第一のセグメント又は前記第二のセグメントに対応する前記第一の信号と前記第二の信号との間の第二の電圧差よりも小さい、請求項７に記載の信号生成回路。
【請求項９】
前記出力信号の前記出力電力は、－１５ｄＢｍ以下である、請求項１に記載の信号生成回路。
【請求項１０】
前記ミキサは、第二のモードで中間周波数信号を混合するようにさらに構成される、請求項１に記載の信号生成回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２０２２年１２月１日に出願された台湾特許出願公開第１１１１４６０７３号の優先権の利益を主張する。上記の特許出願の全体は、参照により本明細書に組み込まれ、本明細書の一部をなすものとする。
続きを表示（約 2,000 文字）【０００２】
本発明は、信号処理技術に関し、特に、信号生成回路、レーダ装置及び信号制御方法に関する。
【背景技術】
【０００３】
超広帯域（ＵＷＢ）のために使用されるレーダ及び通信システムは、超低電力制御に対する要件を有することがある。ＵＷＢ用のレーダシステムのうち、周波数変調連続波形（ＦＭＣＷ）及びインパルス無線レーダシステムは、以下の課題、すなわち、周波数スペクトル上のチャープ信号のスパイクを弱める（ロールオフする）必要性、及びデジタル情報を搬送するために符号化方式を使用する必要性に直面する可能性が高い。
【発明の概要】
【０００４】
本開示の一実施形態による信号生成回路は、デジタルアナログ変換器（ＤＡＣ）及びミキサを含むが、これらに限定されない。デジタルアナログ変換器は、第一のモードにおいて、入力デジタル信号を２つの信号に変換するように構成される。入力デジタル信号の符号化コンテンツは、複数のビットを含む。ミキサは、デジタルアナログ変換器に結合され、第一のモードにおいて入力デジタル信号から変換された２つの信号をミキサの２つの入力ポートにそれぞれ入力して出力信号を生成するように構成される。第一の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力は、第二の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力とは異なり、出力信号の強度は、入力デジタル信号から変換された２つの信号間の電圧差に関連する。
【０００５】
本開示の一実施形態によるレーダ装置は、上述した信号生成回路及び送信回路を含むが、それらに限定されるものではない。送信回路は、信号生成回路に結合される。送信回路は、出力信号に従って送信信号を生成するように構成される。送信信号は、レーダ装置によって送信される。
【０００６】
本開示の一実施形態による信号制御方法は、第一のモードにおいて、入力デジタル信号の符号化コンテンツが複数のビットを含む入力デジタル信号を２つの信号に変換するステップと、また、第一のモードにおいて、ミキサを介して入力デジタル信号から変換された２つの信号に従って出力信号を生成するステップと、を含むが、それらに限定されるものではない。第一の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力は、第二の符号化コンテンツを有する入力デジタル信号に対応する出力信号の出力電力とは異なり、出力信号の強度は、入力デジタル信号から変換された２つの信号間の電圧差に関連する。
【０００７】
本開示の上記及び他の特徴及び利点をより分かりやすくするために、添付の図面を参照して例示的な実施形態を以下で詳細に説明する。
【図面の簡単な説明】
【０００８】
添付の図面は、本開示のさらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本開示の例示的な実施形態を示し、説明とともに、本開示の原理を説明するのに役立つ。
【０００９】
本開示の一実施形態による信号生成回路の構成要素のブロック図である。
本開示の一実施形態によるレーダ装置の構成要素のブロック図である。
本開示の一実施形態によるレーダ装置の構成要素のブロック図である。
本開示の一実施形態によるミキサの回路図である。
本開示の一実施形態による複数の符号化コンテンツ及び対応する波形の図である。
本開示の一実施形態による複数の符号化コンテンツのスペクトル図である。
本開示の一実施形態による実際の出力信号及び予想される出力信号のスペクトル図である。
本開示の一実施形態によるキャリア信号及び２つの信号の波形図である。
本開示の一実施形態による符号化コンテンツ及び対応するパルス信号の図である。
本開示の一実施形態による電力制御のスペクトル図である。
本発明の実施形態による信号制御方法のフローチャートである。
【発明を実施するための形態】
【００１０】
図１は、本開示の一実施形態による信号生成回路３の構成要素のブロック図である。信号生成回路３は、デジタルアナログ変換器（ＤＡＣ）３１と、ミキサ３２と、を含む（が、これらに限定されない）。デジタルアナログ変換器３１は、ミキサ３２に結合される。デジタルアナログ変換器３１は、デジタル形式の入力デジタル信号ＤＳをアナログ形式の信号（例えば、信号Ｓ１及びＳ２）に変換するように構成される。デジタルアナログ変換器３１は、Ｎ段（Ｎは入力デジタル信号ＤＳのビットの数で、ゼロより大きい正の整数である）オーバーサンプリング変調器又はＮビットナイキスト周波数サンプラによって実装されてもよい。
（【００１１】以降は省略されています）

関連特許