特許ウォッチ

公開番号2024047735
公報種別公開特許公報(A)
公開日2024-04-08
出願番号2022153394
出願日2022-09-27
発明の名称半導体装置および半導体装置の制御方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240401BHJP(基本的電気素子)
要約【課題】制御が容易な半導体装置を提供する。
【解決手段】第1の電位と、第1の電位よりも低い第2の電位との間に直列に接続された、第1のスイッチングデバイスと第2のスイッチングデバイスとを備え、第1および第2のスイッチングデバイスは共に、トランジスタ領域と、トランジスタ領域に電気的に逆並列に接続されたダイオード領域と、を有し、トランジスタ領域は、第1のゲート信号で制御される第1のゲートを含み、ダイオード領域は、ダイオードゲート信号で制御されるダイオードゲートを含む。
【選択図】図1
特許請求の範囲【請求項１】
第１の電位と、前記第１の電位よりも低い第２の電位との間に直列に接続された、第１のスイッチングデバイスと第２のスイッチングデバイスとを備え、
前記第１および第２のスイッチングデバイスは共に、
トランジスタ領域と、前記トランジスタ領域に電気的に逆並列に接続されたダイオード領域と、を有し、
前記トランジスタ領域は、第１のゲート信号で制御される第１のゲートを含み、
前記ダイオード領域は、ダイオードゲート信号で制御されるダイオードゲートを含む、半導体装置。
続きを表示（約 2,300 文字）【請求項２】
第１の電位と、前記第１の電位よりも低い第２の電位との間に直列に接続された、第１のスイッチングデバイスと第２のスイッチングデバイスとを備え、
前記第１および第２のスイッチングデバイスは共に、
トランジスタ領域と、前記トランジスタ領域に電気的に逆並列に接続されたダイオード領域と、を有し、
前記トランジスタ領域は、第１のゲート信号で制御される第１のゲートと、第２のゲート信号で制御される第２のゲートと、を含む、半導体装置。
【請求項３】
第１の電位と、前記第１の電位よりも低い第２の電位との間に直列に接続された、第１のスイッチングデバイスと第２のスイッチングデバイスとを備え、
前記第１および第２のスイッチングデバイスは共に、
トランジスタ領域と、前記トランジスタ領域に電気的に逆並列に接続されたダイオード領域と、を有し、
前記トランジスタ領域は、第１のゲート信号で制御される第１のゲートと、第２のゲート信号で制御される第２のゲートと、を含み、
前記ダイオード領域は、ダイオードゲート信号で制御されるダイオードゲートを含む、半導体装置。
【請求項４】
前記トランジスタ領域および前記ダイオード領域は、同一の半導体基板に形成される、請求項１から請求項３の何れか１項に記載の半導体装置。
【請求項５】
前記トランジスタ領域および前記ダイオード領域は、それぞれ別個の半導体基板に形成される、請求項１から請求項３の何れか１項に記載の半導体装置。
【請求項６】
請求項１記載の半導体装置の制御方法であって、
前記第２のスイッチングデバイスの前記ダイオード領域の前記ダイオードゲートに、前記第１のスイッチングデバイスの前記第１のゲートに前記第１のゲート信号として前記トランジスタ領域がターンオンする正の電圧が印加される第１のタイミングよりも早い第２のタイミングで前記ダイオードゲート信号として前記ダイオードゲートがオンする正の電圧を印可し、
前記第１のタイミングと同じかそれより早いタイミングで、前記第２のスイッチングデバイスの前記ダイオード領域の前記ダイオードゲートがオフするように、前記ダイオードゲート信号を負の電圧またはゼロ電圧にする半導体装置の制御方法。
【請求項７】
請求項２記載の半導体装置の制御方法であって、
前記トランジスタ領域は、
電気的に分離された第１の主電極と第２の主電極との間に設けられ、
前記第１のゲート信号は、前記第１の主電極の前記第１の電位を基準とした信号であり、
前記第２のゲート信号は、前記第２の主電極の前記第２の電位を基準とした信号であり、
前記第２のゲートに、前記第１のゲートに前記第１のゲート信号として前記トランジスタ領域がターンオフする負の電圧またはゼロ電圧が印加される第１のタイミングよりも早い第２のタイミングで前記第２のゲート信号として前記第２のゲートがオンする正の電圧を印可し、
前記第１のタイミングから、前記第１のスイッチングデバイスの前記第１のゲートに前記第１のゲート信号として前記トランジスタ領域がターンオンする正の電圧が印加される第３のタイミングの間に前記第２のゲートがオフするように、前記第２のゲート信号を負の電圧またはゼロ電圧にする半導体装置の制御方法。
【請求項８】
請求項３記載の半導体装置の制御方法であって、
前記トランジスタ領域は、
電気的に分離された第１の主電極と第２の主電極との間に設けられ、
前記第１のゲート信号は、前記第１の主電極の前記第１の電位を基準とした信号であり、
前記第２のゲート信号は、前記第２の主電極の前記第２の電位を基準とした信号であり、
前記第１のスイッチングデバイスの
前記第２のゲートに、前記第１のゲートに前記第１のゲート信号として前記トランジスタ領域がターンオフする負の電圧またはゼロ電圧が印加される第１のタイミングよりも早い第２のタイミングで前記第２のゲート信号として前記第２のゲートがオンする正の電圧を印可し
前記第１のタイミングから、前記第１のスイッチングデバイスの前記第１のゲートに前記第１のゲート信号として前記トランジスタ領域がターンオンする正の電圧が印加される第３のタイミングの間に前記第２のゲートがオフするように、前記第２のゲート信号を負の電圧またはゼロ電圧とし、
前記第２のスイッチングデバイスの前記ダイオード領域の前記ダイオードゲートに、前記トランジスタ領域がターンオンする前記第３のタイミングよりも早い第４のタイミングで前記ダイオードゲート信号として前記ダイオードゲートがオンする正の電圧を印可し、
前記第３のタイミングと同じかそれより早いタイミングで、前記第２のスイッチングデバイスの前記ダイオード領域の前記ダイオードゲートがオフするように、前記ダイオードゲート信号を負の電圧またはゼロ電圧にする、半導体装置の制御方法。
【請求項９】
前記第２のタイミングは、前記第１のタイミングよりも最大で２０μｓｅｃ早いタイミングである、請求項６から請求項８の何れか１項に記載の半導体装置の制御方法。
【請求項１０】
前記第４のタイミングは、前記第３のタイミングよりも最大で２０μｓｅｃ早いタイミングである、請求項８記載の半導体装置の制御方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関し、特に、制御が容易な半導体装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）と還流ダイオードが同一の半導体基板に設けられた、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Reverse Conducting IGBT）では、従来は、例えば特許文献１に開示されるように、２つの導通状態、すなわち、ＩＧＢＴに電流が流れる順方向モードと還流ダイオードに電流が流れる逆方向モードに応じて制御方法を変えていた。
【先行技術文献】
【特許文献】
【０００３】
特許第６６５２１７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような導通状態に応じて制御方法を変えるには、動作状態の検出または推定が必要になり実現するのは非常に困難であった。
【０００５】
本開示は上記のような問題を解決するためになされたものであり、制御が容易な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１の電位と、前記第１の電位よりも低い第２の電位との間に直列に接続された、第１のスイッチングデバイスと第２のスイッチングデバイスとを備え、前記第１および第２のスイッチングデバイスは共に、トランジスタ領域と、前記トランジスタ領域に電気的に逆並列に接続されたダイオード領域と、を有し、前記トランジスタ領域は、第１のゲート信号で制御される第１のゲートを含み、前記ダイオード領域は、ダイオードゲート信号で制御されるダイオードゲートを含む。
【発明の効果】
【０００７】
本開示に係る半導体装置によれば、ダイオード領域にゲート信号で制御されるダイオードゲートを含んでいるので、ダイオード領域の逆回復準備時にダイオードゲートがＯＮするように制御することで、ダイオード領域のホールの注入量が減少し、続くダイオード領域の逆回復時において逆回復損失が減少する。このように、本開示に係る半導体装置では、ダイオード領域にダイオードゲート信号で制御されるダイオードゲートを設けることで、導通状態に応じて制御方法を変えるために動作状態の検出または推定は不要であり、制御が容易となる。
【図面の簡単な説明】
【０００８】
実施の形態１のインバータ回路の構成を示す回路図である。
実施の形態１のインバータ回路のＲＣ－ＩＧＢＴを上面側から見た平面図である。
実施の形態１のインバータ回路のＲＣ－ＩＧＢＴを下面側から見た平面図である。
実施の形態１のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態１のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態１の変形例のＲＣ－ＩＧＢＴを上面側から見た平面図である。
実施の形態１の変形例のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態１の変形例のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態１のインバータ回路の制御に用いるタイミングチャートである。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態１のインバータ回路の制御を説明する図である。
実施の形態２のインバータ回路の構成を示す回路図である。
実施の形態２のインバータ回路のＲＣ－ＩＧＢＴを上面側から見た平面図である。
実施の形態２のインバータ回路のＲＣ－ＩＧＢＴを下面側から見た平面図である。
実施の形態２のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態２のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態３のインバータ回路の構成を示す回路図である。
実施の形態３のインバータ回路のＲＣ－ＩＧＢＴを上面側から見た平面図である。
実施の形態のインバータ回路のＲＣ－ＩＧＢＴを下面側から見た平面図である。
実施の形態３のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態３のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態３の変形例のインバータ回路のＲＣ－ＩＧＢＴを下面側から見た平面図である。
実施の形態３の変形例のンバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態３の変形例のインバータ回路のＲＣ－ＩＧＢＴの構成を示す断面図である。
実施の形態３のインバータ回路の制御に用いるタイミングチャートである。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態３のインバータ回路の制御を説明する図である。
実施の形態１～３のインバータ回路の制御に用いる具体的なタイミングチャートである。
実施の形態３のＲＣ－ＩＧＢＴのゲート制御をまとめた図である。
【発明を実施するための形態】
【０００９】
＜はじめに＞
以下の説明において、ｎ型およびｐ型は半導体の導電型を示し、本開示においては、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、ｎ
－
型は不純物濃度がｎ型よりも低濃度であることを示し、ｎ
＋
型は不純物濃度がｎ型よりも高濃度であることを示す。同様に、ｐ
－
型は不純物濃度がｐ型よりも低濃度であることを示し、ｐ
＋
型は不純物濃度がｐ型よりも高濃度であることを示す。
【００１０】
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
（【００１１】以降は省略されています）

関連特許