特許ウォッチ

公開番号2024042557
公報種別公開特許公報(A)
公開日2024-03-28
出願番号2022147345
出願日2022-09-15
発明の名称表示装置
出願人TOPPANホールディングス株式会社
代理人弁理士法人鈴榮特許綜合事務所,個人,個人,個人,個人,個人,個人
主分類G02F 1/1368 20060101AFI20240321BHJP(光学)
要約【課題】動作特性を向上させることが可能な表示装置を提供する。
【解決手段】表示装置は、複数の画素を備える。複数の画素の各々は、第1及び第2TFTを含む。第1及び第2TFTは、放射状に配置される。第1及び第2TFTの各々は、ゲート電極、ゲート絶縁膜、半導体層、ソース電極、及びドレイン電極を含む。ゲート電極は、走査線に接続され、ソース電極は、画素電極に接続され、ドレイン電極は、信号線に接続される。ゲート電極及び半導体層は、それぞれが半円状であり、互いに重なるように配置される。ソース電極は、半円状であり、半導体層の半円の中心に重なるように配置される。ドレイン電極は、ソース電極を囲むように構成される。
【選択図】図3

特許請求の範囲【請求項１】
複数の画素を備え、
前記複数の画素の各々は、第１及び第２ＴＦＴ（thin film transistor）を含み、
前記第１及び第２ＴＦＴは、放射状に配置され、
前記第１及び第２ＴＦＴの各々は、
基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた半導体層と、
前記半導体層上に設けられたソース電極及びドレイン電極とを含み、
前記ゲート電極は、走査線に接続され、
前記ソース電極は、画素電極に接続され、
前記ドレイン電極は、信号線に接続され、
前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、
前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、
前記ドレイン電極は、前記ソース電極を囲むように構成される
表示装置。
続きを表示（約 270 文字）【請求項２】
前記ソース電極と前記画素電極とを接続する接続電極をさらに具備し、
前記画素電極は、前記接続電極と接続されるスルーホールを含み、
前記スルーホールは、前記放射状の中心に配置される
請求項１に記載の表示装置。
【請求項３】
前記第１ＴＦＴと同じ構成を有する第３ＴＦＴをさらに具備し、
前記第１乃至第３ＴＦＴは、放射状に配置される
請求項１に記載の表示装置。
【請求項４】
前記第１乃至第３ＴＦＴは、回転対称に配置される
請求項３に記載の表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、表示装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
アクティブマトリックス方式の液晶表示装置は、スイッチング素子に薄膜トランジスタ（ＴＦＴ）を用いている。ＴＦＴは、基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層上に部分的に設けられたソース電極及びドレイン電極とを有する。ゲート電極は、走査線に接続され、ソース電極は、画素電極に接続され、ドレイン電極は、信号線に接続される。
【０００３】
ＴＦＴは、走査線に印加されるゲート電圧に応じて、信号線の電位を画素電極に印加する。ＴＦＴは、ゲート－ソース間容量Ｃｇｓを有する。このゲート－ソース間容量Ｃｇｓに応じて、画素電極に電圧降下ΔＶが発生する。ΔＶを抑制するために、画素電極に重なるように絶縁層を介して蓄積電極を配置し、画素に蓄積容量（補助容量ともいう）が付加される。
【０００４】
画素数を増やすことにより、ＴＦＴの高速駆動が求められる。この場合、必然的にＴＦＴのチャネル幅（ゲート幅）Ｗを大きくする必要がある。ＴＦＴのサイズを大きくすると、ゲート－ソース間容量Ｃｇｓが増大するとともに、ΔＶが大きくなる。ΔＶが大きくなると、液晶表示装置の動作特性が劣化してしまう。また、ΔＶを抑制するために、蓄積容量を大きくする必要がある。結果として、ＴＦＴの高速駆動の妨げになってしまう。
【先行技術文献】
【特許文献】
【０００５】
特開平２－２８５３２６号公報
特開２００１－２０９０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、動作特性を向上させることが可能な表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１態様によると、複数の画素を備え、前記複数の画素の各々は、第１及び第２ＴＦＴ（thin film transistor）を含み、前記第１及び第２ＴＦＴは、放射状に配置され、前記第１及び第２ＴＦＴの各々は、基板上に設けられたゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層と、前記半導体層上に設けられたソース電極及びドレイン電極とを含み、前記ゲート電極は、走査線に接続され、前記ソース電極は、画素電極に接続され、前記ドレイン電極は、信号線に接続され、前記ゲート電極及び前記半導体層は、それぞれが半円状であり、互いに重なるように配置され、前記ソース電極は、半円状であり、前記半導体層の半円の中心に重なるように配置され、前記ドレイン電極は、前記ソース電極を囲むように構成される、表示装置が提供される。
【０００８】
本発明の第２態様によると、前記ソース電極と前記画素電極とを接続する接続電極をさらに具備し、前記画素電極は、前記接続電極と接続されるスルーホールを含み、前記スルーホールは、前記放射状の中心に配置される、第１態様に係る表示装置が提供される。
【０００９】
本発明の第３態様によると、前記画素電極は、前記ＴＦＴに重ならないように配置される、第１態様に係る表示装置が提供される。
【００１０】
本発明の第４態様によると、前記画素電極に重なるように配置され、前記ＴＦＴに重ならないように配置された蓄積電極をさらに具備する、第１態様に係る表示装置が提供される。
（【００１１】以降は省略されています）

関連特許