特許ウォッチ

公開番号2025174325
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2024080590
出願日2024-05-17
発明の名称積層セラミックコンデンサ及び回路基板
出願人太陽誘電株式会社
代理人弁理士法人片山特許事務所
主分類H01G 4/30 20060101AFI20251120BHJP(基本的電気素子)
要約【課題】高周波対応が可能、かつ、電力消費量が抑制された積層セラミックコンデンサ及び該積層セラミックコンデンサが搭載された回路基板を提供する。
【解決手段】積層セラミックコンデンサ100は、積層体の積層方向にセラミック層21を貫通して配置され、少なくとも一端が保護部30の表面にまで達し、内部電極22に電気的に接続された複数のビア導体23a、23bを有する直方体状の素体10並びに素体の表面に配置され、ビア導体のそれぞれにおける、保護部の表面に達する端部と電気的に接続された複数の端子電極50a、40bを備え、ビア導体中には、構成元素として鉄を実質的に含まない酸化物粒子が分散しており、かつ、ビア導体における端子電極と接触する端部のうち少なくとも一方は、酸化物粒子の体積百分率が、素体の内部に位置する該ビア導体の内部領域に比べて高い、酸化物偏析領域となっている。
【選択図】図2
特許請求の範囲【請求項１】
セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、
前記積層体の表面を覆う保護部、及び
前記積層体の積層方向に前記セラミック層を貫通して配置され、少なくとも一端が前記保護部の表面にまで達し、前記内部電極に電気的に接続された複数のビア導体
を有する直方体状の素体、並びに
前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極
を備え、
前記ビア導体中には、構成元素として鉄を実質的に含まない酸化物粒子が分散しており、かつ
前記ビア導体における前記端子電極と接触する端部のうち少なくとも一方は、前記酸化物粒子の体積百分率が、前記素体の内部に位置する該ビア導体の内部領域を前記積層体の積層方向に区画した任意の部分に比べて高い、酸化物偏析領域となっている
積層セラミックコンデンサ。
続きを表示（約 580 文字）【請求項２】
前記酸化物偏析領域は、前記積層体の積層方向に平行な断面における該積層体の積層方向に垂直な方向の寸法が、前記内部領域に比べて大きいものである、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記ビア導体は、前記積層体の積層方向に平行な断面の形状が台形状である、請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記酸化物偏析領域における前記酸化物粒子の体積百分率Ｖ
ｅ
が、３０％以上７０％以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項５】
前記端子電極が、前記素体に接する下地導体と、該下地導体を覆うめっき導体とを含み、前記下地導体中に分散している前記酸化物粒子の体積百分率をＶ
ｇ
とし、前記内部領域における前記酸化物粒子の平均体積百分率をＶ
ｉ
としたとき、
Ｖ
ｇ
＜Ｖ
ｉ
を満たす、請求項１に記載の積層セラミックコンデンサ。
【請求項６】
積層方向の寸法が１００μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項７】
請求項１から６のいずれか１項に記載の積層セラミックコンデンサが搭載された回路基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及び回路基板に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
パーソナルコンピュータ（ＰＣ）や携帯電話等に用いられるＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）及びＧＰＵ(ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ)、これらを統合したＡＰＵ(ＡｃｃｅｌｅｒａｔｅｄＰｒｏｃｅｓｓｉｎｇＵｎｉｔ)、並びに人工知能（ＡＩ）に用いられるＮＰＵ（ＮｅｕｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）等の高周波動作する集積回路（ＩＣ）では、高周波信号を円滑に送信するために、受動部品として積層セラミックコンデンサ（ＭＬＣＣ）等のデカップリングコンデンサが併用されている。近年、ＩＣの高速化に伴い、電気信号の高周波化が進んでいるため、デカップリングコンデンサにも高周波対応が求められている。
【０００３】
特許文献１には、内部電極同士、及び内部電極と外部電極とをそれぞれ電気的に接続するビア導体を、金属酸化物を含有する材料で形成し、該ビア導体の端部における金属酸化物の含有率を中央部よりも高めた積層セラミックコンデンサが開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２００８－０７８６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される積層セラミックコンデンサでは、ビア導体において、端部に形成された金属酸化物の含有率の高い領域が、ビア導体の全長に占める割合が大きいため、等価直列抵抗（ＥＳＲ）の増大によって、電力消費量が増加することが問題であった。
【０００６】
本発明は、上記問題を解決するためになされたものであり、高周波対応が可能であり、かつ電力消費量が抑制された積層セラミックコンデンサ、及び該積層セラミックコンデンサが搭載された回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、前述の問題を解決するために種々の検討を行なったところ、内部電極同士がビア導体を介して電気的に接続された積層セラミックコンデンサにおいて、ビア導体中に、構成元素として鉄を実質的に含まない酸化物粒子を分散させ、かつ該酸化物粒子の体積割合を、端子電極に接触する端部において選択的に高めることで、上記目的が達成できることを見出し、本発明を完成するに至った。
【０００８】
すなわち、前記課題を解決するための本発明の第１の側面は、セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、前記積層体の表面を覆う保護部、及び前記積層体の積層方向に前記セラミック層を貫通して配置され、少なくとも一端が前記保護部の表面にまで達し、前記内部電極に電気的に接続された複数のビア導体を有する直方体状の素体、並びに前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極を備え、前記ビア導体中には、構成元素として鉄を実質的に含まない酸化物粒子が分散しており、かつ前記ビア導体における前記端子電極と接触する端部のうち少なくとも一方は、前記酸化物粒子の体積百分率が、前記素体の内部に位置する該ビア導体の内部領域を前記積層体の積層方向に区画した任意の部分に比べて高い、酸化物偏析領域となっている積層セラミックコンデンサである。
【０００９】
また、前記課題を解決するための本発明の第２の側面は、前記第１の側面に係る積層セラミックコンデンサが搭載された回路基板である。
【発明の効果】
【００１０】
本発明によれば、高周波対応が可能であり、かつ電力消費量が抑制された積層セラミックコンデンサ、及び該積層セラミックコンデンサが搭載された回路基板を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許