特許ウォッチ

公開番号2025150020
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024050663
出願日2024-03-27
発明の名称積層セラミックコンデンサ及び回路基板
出願人太陽誘電株式会社
代理人弁理士法人片山特許事務所
主分類H01G 4/30 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】積層体内部で電極間を貫通するビア導体構造を有し、ビアと電極との界面に剥離が生じて接続が途切れることによる静電容量の低下が抑制された薄型の積層セラミックコンデンサ及び該積層セラミックコンデンサが搭載された回路基板を提供する。
【解決手段】積層セラミックコンデンサ100は、セラミック層21と内部電極22(22a、22b)とが交互に積層された積層体20、その表面を覆う保護部30及び複数のビア導体23a、23bを有する直方体状の素体10並びに表面に達するビア導体の端部と電気的に接続され素体の表面に配置された複数の端子電極40a、40bを備え、ビア導体の保護部中に位置する端部が、ビア導体の軸に対して外側に張り出すフランジ231を形成している。
【選択図】図2
特許請求の範囲【請求項１】
セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、
前記積層体の表面を覆う保護部、及び
前記積層体の積層方向に前記セラミック層を貫通して配置され、前記内部電極に電気的に接続されると共に、一端が前記保護部の表面にまで達し、他端が前記保護部中に位置する複数のビア導体
を有する直方体状の素体、並びに
前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極
を備え、
前記ビア導体の前記保護部中に位置する端部が、該ビア導体の軸に対して外側に張り出すフランジを形成している
積層セラミックコンデンサ。
続きを表示（約 680 文字）【請求項２】
前記ビア導体は、積層方向に平行な断面において、前記保護部の表面位置での積層方向に垂直な方向の寸法をＤ１とし、積層体に対して該保護部とは反対側に位置する保護部中での、積層方向に垂直な方向の最小寸法をＤ２としたとき、Ｄ１＞Ｄ２を満たすと共に、積層方向に垂直な方向の寸法が、Ｄ１からＤ２に達するまで単調減少する、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記ビア導体は、積層方向に平行な断面において、保護部中に位置する端部が形成するフランジの積層方向に垂直な方向の寸法をＤ３としたとき、Ｄ３≧Ｄ１を満たす、請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記ビア導体は、前記フランジの積層方向の寸法Ａ１が、０．１μｍ以上１０μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項５】
前記ビア導体には、前記保護部中に位置する端部に開口する空洞が形成されている、請求項１に記載の積層セラミックコンデンサ。
【請求項６】
前記ビア導体は、前記保護部の表面に達する端部が、該保護部の表面位置を超えて積層方向に突出すると共に、該ビア導体の軸に対して外側に張り出すフランジを形成している、請求項１に記載の積層セラミックコンデンサ。
【請求項７】
積層方向の寸法が１００μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項８】
請求項１から７のいずれか１項に記載の積層セラミックコンデンサが搭載された回路基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及び回路基板に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
携帯電話を代表とする高周波通信システムでは、多種多様なセラミック電子部品が使用されている。こうしたセラミック電子部品には、小型化・薄型化が求められており、積層セラミックコンデンサにおいても、小型化・薄型化が検討されている。
【０００３】
特許文献１には、ＥＳＬ特性及び充填率を向上させるとともに、デラミネーションを減少させることができる積層セラミックキャパシタが開示されている。特許文献１では、積層セラミックキャパシタの本体を貫通する貫通電極を、断面が台形状であるテーパーを含むものとすることで、外力によるカバーの押され現象を改善して、ＥＳＬ特性を向上させることができるとされている。また、特許文献１では、貫通電極の直径を調節することにより、ビアのペースト充填性を改善させて、充填率を向上させることができるとされている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２１－１３００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、貫通電極（ビア導体）が、下端から上端に至るまで、その径が単調増加する形状となっている。ビア導体がこのような形状を有する積層セラミックコンデンサでは、ビア導体とセラミック層との界面、及びビア導体と内部電極との界面での剥離、及び該剥離によってビア導体と内部電極との間の接続が途切れることによる静電容量の低下が抑制される。しかし、さらなる剥離の抑制と静電容量の低下抑制とが求められている。
【０００６】
また、特許文献１とは異なり、外部電極(端子電極)が、第１主面又は第２主面のいずれか一方にのみ形成された積層セラミックコンデンサでは、製造時の焼成において、ビア導体と端子電極との収縮挙動が異なることに起因する応力により、ビア導体と内部電極との界面に剥離が生じ、両者の接続が途切れて静電容量の低下が起こりやすいことが問題であった。
【０００７】
本発明は、上記問題を解決するためになされたものであり、静電容量の低下が抑制された薄型の積層セラミックコンデンサ、及び該積層セラミックコンデンサが搭載された回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者は、前述の問題を解決するために種々の検討を行なったところ、内部電極同士がビア導体を介して電気的に接続された積層セラミックコンデンサにおいて、ビア導体を、一端が保護部の表面にまで達する一方、他端は保護部中に位置するものとし、かつ保護部中に位置する端部に、ビア導体の軸に対して外側に張り出すフランジを形成することで、上記目的が達成できることを見出し、本発明を完成するに至った。
【０００９】
すなわち、前記課題を解決するための本発明の第１の側面は、セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、前記積層体の表面を覆う保護部、及び前記積層体の積層方向に前記セラミック層を貫通して配置され、前記内部電極に電気的に接続されると共に、一端が前記保護部の表面にまで達し、他端が前記保護部中に位置する複数のビア導体を有する直方体状の素体、並びに前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極を備え、前記ビア導体の前記保護部中に位置する端部が、該ビア導体の軸に対して外側に張り出すフランジを形成している積層セラミックコンデンサである。
【００１０】
また、前記課題を解決するための本発明の第２の側面は、前記第１の側面に係る積層セラミックコンデンサが搭載された回路基板である。
【発明の効果】
（【００１１】以降は省略されています）

関連特許