特許ウォッチ

公開番号2025153781
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024056414
出願日2024-03-29
発明の名称積層セラミック電子部品およびその製造方法
出願人太陽誘電株式会社
代理人個人
主分類H01G 4/30 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】誘電率の低下を抑制するとともに、絶縁破壊に対する耐性を向上することができる積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品は、内部電極とセラミックが主成分の誘電体層とが交互に第1方向に積層され、第1方向で第1及び第2内部電極が交互に設けられ、第1内部電極が露出する第1端面と、第2内部電極が露出し第1端面に第2方向で対向する第2端面と、を有する素体と、第1及び第2端面から露出する第1及び第2内部電極に接触する一対の外部電極と、を備え、第1及び第2内部電極が重なる容量領域の1つの誘電体層を、第1内部電極に接する第1領域と第2内部電極に接する第2領域とに、等間隔に仮想的に2分割したとき、第1領域のセラミック粒子の粒径は第2領域のセラミック粒子の粒径より小さい。
【選択図】図13

特許請求の範囲【請求項１】
複数の内部電極とセラミックを主成分とする複数の誘電体層とが交互に第１方向に積層され、前記第１方向において前記複数の内部電極は第１内部電極と第２内部電極とが交互に設けられ、前記第１内部電極が露出する第１端面と、前記第２内部電極が露出し前記第１端面に第２方向において対向する第２端面と、を有する素体と、
前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極と、
を備え、
前記第１方向から見て前記素体の前記第２方向における中央部であって前記第１内部電極と前記第２内部電極とが重なる容量領域における１つの誘電体層を、前記第１内部電極に接する第１領域と前記第２内部電極に接する第２領域とに、等間隔に仮想的に２分割したとき、前記第１領域内におけるセラミック粒子の第１粒径は、前記第２領域内におけるセラミック粒子の第２粒径より小さい積層セラミック電子部品。
続きを表示（約 2,300 文字）【請求項２】
前記第１粒径は、前記第２粒径の０．８倍以下である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１内部電極に隣接せずかつ前記第１内部電極に隣接するセラミック粒子に隣接するセラミック粒子の第３粒径は、前記第２内部電極に隣接せずかつ前記第２内部電極に隣接するセラミック粒子に隣接するセラミック粒子の第４粒径より小さい請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第３粒径は、前記第４粒径の０．８倍以下である請求項３に記載の積層セラミック電子部品。
【請求項５】
前記第１領域におけるセラミックの主成分元素に対する希土類元素のモル比は、前記第２領域における前記主成分元素に対する希土類元素のモル比より高い請求項１または２に記載の積層セラミック電子部品。
【請求項６】
第１粒径を有する第１セラミック粒子を含む第１層と、前記第１粒径より大きい第２粒径を有する第２セラミック粒子を含む第２層と、が第１方向に設けられたグリーンシートの前記第１層上に接する金属パターンを形成することで第１積層シートを形成する工程と、
前記グリーンシートの前記第２層上に接する前記金属パターンを形成することで第２積層シートを形成する工程と、
前記第１積層シートと前記第２積層シートとを前記第１方向に交互に積層することで素体を形成する工程と、
前記素体を焼成することで、第２方向に対向する第１端面および第２端面からそれぞれ露出する第１内部電極および第２内部電極を前記金属パターンから形成し、複数の誘電体層を前記グリーンシートから形成する工程と、
前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極を形成する工程と、
を含む積層セラミック電子部品の製造方法。
【請求項７】
第１層と、前記第１層よりセラミックの主成分元素に対するマグネシウムのモル比が低い第２層と、が第１方向に設けられたグリーンシートの前記第１層上に接する金属パターンを形成することで第１積層シートを形成する工程と、
前記グリーンシートの前記第２層上に接する前記金属パターンを形成することで第２積層シートを形成する工程と、
前記第１積層シートと前記第２積層シートとを前記第１方向に交互に積層することで素体を形成する工程と、
前記素体を焼成することで、第２方向に対向する第１端面および第２端面からそれぞれ露出する第１内部電極および第２内部電極を前記金属パターンから形成し、複数の誘電体層を前記グリーンシートから形成する工程と、
前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極を形成する工程と、
を含む積層セラミック電子部品の製造方法。
【請求項８】
グリーンシート上に、第１金属パターンを形成することで第１積層シートを形成する工程と、
前記グリーンシート上に、前記第１金属パターンより主成分元素に対するリンのモル比が低い第２金属パターンを形成することで第２積層シートを形成する工程と、
前記第１積層シートと前記第２積層シートとを第１方向に交互に積層することで素体を形成する工程と、
前記素体を焼成することで、第２方向に対向する第１端面および第２端面からそれぞれ露出する第１内部電極および第２内部電極を前記第１金属パターンおよび前記第２金属パターンからそれぞれ形成し、複数の誘電体層を前記グリーンシートから形成する工程と、
前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極を形成する工程と、
を含む積層セラミック電子部品の製造方法。
【請求項９】
グリーンシート上に、第１金属パターンを形成することで第１積層シートを形成する工程と、
前記グリーンシート上に、前記第１金属パターンより主成分元素に対するマグネシウムのモル比が低い第２金属パターンを形成することで第２積層シートを形成する工程と、
前記第１積層シートと前記第２積層シートとを第１方向に交互に積層することで素体を形成する工程と、
前記素体を焼成することで、第２方向に対向する第１端面および第２端面からそれぞれ露出する第１内部電極および第２内部電極を前記第１金属パターンおよび前記第２金属パターンからそれぞれ形成し、複数の誘電体層を前記グリーンシートから形成する工程と、
前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極を形成する工程と、
を含む積層セラミック電子部品の製造方法。
【請求項１０】
前記素体を焼成した後において、
前記第１方向から見て前記素体の前記第２方向における中央部であって前記第１内部電極と前記第２内部電極とが重なる容量領域における１つの前記誘電体層を、前記第１内部電極に接する第１領域と前記第２内部電極に接する第２領域とに、等間隔に仮想的に２分割したとき、前記第１領域におけるセラミック粒子の粒径は、前記第２領域内におけるセラミック粒子の粒径より小さい請求項６から９のいずれか一項に記載の積層セラミック電子部品の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品およびその製造方法に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
内部電極と誘電体層を積層した積層セラミックコンデンサなどの積層セラミック電子部品において、絶縁破壊に対する耐性を向上するため、誘電体層における内部電極側の両端部のセラミック粒子の粒径を誘電体層における中央部のセラミック粒子の粒径より小さくすることが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－３５３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の技術のように、小粒径のセラミック粒子を用いると、誘電率が低下することにより所望の静電容量が得られないおそれがある。また、積層セラミックコンデンサは、使用条件によっては高電圧側または低電圧側に偏った位置を起点として絶縁破壊が生ずることがある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、誘電率の低下を抑制するとともに、絶縁破壊に対する耐性を向上することができる積層セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、複数の内部電極とセラミックを主成分とする複数の誘電体層とが交互に第１方向に積層され、前記第１方向において前記複数の内部電極は第１内部電極と第２内部電極とが交互に設けられ、前記第１内部電極が露出する第１端面と、前記第２内部電極が露出し前記第１端面に第２方向において対向する第２端面と、を有する素体と、前記第１端面および前記第２端面からそれぞれ露出する前記第１内部電極および前記第２内部電極に、それぞれ接触する一対の外部電極と、を備え、前記第１方向から見て前記素体の前記第２方向における中央部であって前記第１内部電極と前記第２内部電極とが重なる容量領域における１つの誘電体層を、前記第１内部電極に接する第１領域と前記第２内部電極に接する第２領域とに、等間隔に仮想的に２分割したとき、前記第１領域におけるセラミック粒子の第１粒径は、前記第２領域内におけるセラミック粒子の第２粒径より小さい積層セラミック電子部品である。
【０００７】
上記構成において、前記第１粒径は、前記第２粒径の０．８倍以下である構成とすることができる。
【０００８】
上記構成において、前記第１内部電極に隣接せずかつ前記第１内部電極に隣接するセラミック粒子に隣接するセラミック粒子の第３粒径は、前記第２内部電極に隣接せずかつ前記第２内部電極に隣接するセラミック粒子に隣接するセラミック粒子の第４粒径より小さい構成とすることができる。
【０００９】
上記構成において、前記第３粒径は、前記第４粒径の０．８倍以下である構成とすることができる。
【００１０】
上記構成において、前記第１領域におけるセラミックの主成分元素に対する希土類元素のモル比は、前記第２領域における前記主成分元素に対する希土類元素のモル比より高い構成とすることができる。
（【００１１】以降は省略されています）

関連特許