特許ウォッチ

公開番号2025159749
公報種別公開特許公報(A)
公開日2025-10-22
出願番号2024062471
出願日2024-04-09
発明の名称積層セラミックコンデンサ及び回路基板
出願人太陽誘電株式会社
代理人弁理士法人片山特許事務所
主分類H01G 4/30 20060101AFI20251015BHJP(基本的電気素子)
要約【課題】破損しにくく、かつ、ESRの増大が抑制された、薄型の積層セラミックコンデンサ及び該積層セラミックコンデンサが搭載された回路基板を提供する。
【解決手段】積層セラミックコンデンサ100は、セラミックで形成されたセラミック層21と金属を主成分とする内部電極22とが交互に積層された積層体20、積層体20の表面を覆う保護部30及び積層体20の積層方向にセラミック層21を貫通して配置され、少なくとも一端が保護部30の表面にまで達し、内部電極22に電気的に接続された複数のビア導体23a、23bを有する直方体状の素体10並びに素体10の表面に配置され、ビア導体23a、23bのそれぞれにおける保護部30の表面に達する端部と電気的に接続された、複数の端子電極40a、40bを備える。ビア導体23a、23bは、積層体10の積層方向に伸長し、端部がビア導体で閉塞されている空隙231を内部に含む。
【選択図】図2
特許請求の範囲【請求項１】
セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、
前記積層体の表面を覆う保護部、及び
前記積層体の積層方向に前記セラミック層を貫通して配置され、少なくとも一端が前記保護部の表面にまで達し、前記内部電極に電気的に接続された複数のビア導体
を有する直方体状の素体、並びに
前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極
を備え、
前記ビア導体は、前記積層体の積層方向に伸長する空隙を内部に含み、該空隙は、端部がビア導体で閉塞されている
積層セラミックコンデンサ。
続きを表示（約 250 文字）【請求項２】
前記空隙は、前記積層体との接触面積が、該空隙の全表面積に対して３０％以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記空隙は、前記ビア導体の周縁部にのみ存在する、請求項１に記載の積層セラミックコンデンサ。
【請求項４】
積層方向の寸法が１００μｍ以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項５】
請求項１から４のいずれか１項に記載の積層セラミックコンデンサが搭載された回路基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及び回路基板に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
携帯電話を代表とする高周波通信システムでは、多種多様なセラミック電子部品が使用されている。こうしたセラミック電子部品には、小型化・薄型化が求められており、積層セラミックコンデンサにおいても、小型化・薄型化が検討されている。
【０００３】
特許文献１には、薄型で破損しにくい積層セラミックコンデンサとして、内部電極層同士、及び内部電極層と端子電極とを電気的に接続するヴィアホール電極を、端子電極に接続される端部から、略全長に亘って伸長する空隙が形成されたものとした積層セラミックコンデンサが開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－０７２２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される積層セラミックコンデンサでは、ヴィアホール電極と端子電極との接触面積が、空隙の分だけ小さくなるため、ヴィアホール電極と端子電極との間で剥離が起こりやすいことや、等価直列抵抗（ＥＳＲ）が大きくなることが問題であった。
【０００６】
本発明は、上記問題を解決するためになされたものであり、破損しにくく、かつＥＳＲの増大が抑制された、薄型の積層セラミックコンデンサ、及び該積層セラミックコンデンサが搭載された回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、前述の問題を解決するために種々の検討を行なったところ、内部電極同士がビア導体を介して電気的に接続された積層セラミックコンデンサにおいて、ビア導体の内部に、積層方向に伸長すると共に、端部がビア導体で閉塞された空隙を形成することで、上記目的が達成できることを見出し、本発明を完成するに至った。
【０００８】
すなわち、前記課題を解決するための本発明の第１の側面は、セラミックで形成されたセラミック層と金属を主成分とする内部電極とが交互に積層された積層体、前記積層体の表面を覆う保護部、及び前記積層体の積層方向に前記セラミック層を貫通して配置され、少なくとも一端が前記保護部の表面にまで達し、前記内部電極に電気的に接続された複数のビア導体を有する直方体状の素体、並びに前記素体の表面に配置され、前記ビア導体のそれぞれにおける、前記保護部の表面に達する端部と電気的に接続された、複数の端子電極を備え、前記ビア導体は、前記積層体の積層方向に伸長する空隙を内部に含み、該空隙は、端部がビア導体で閉塞されている積層セラミックコンデンサである。
【０００９】
また、前記課題を解決するための本発明の第２の側面は、前記第１の側面に係る積層セラミックコンデンサが搭載された回路基板である。
【発明の効果】
【００１０】
本発明によれば、破損しにくく、かつＥＳＲの増大が抑制された、薄型の積層セラミックコンデンサ、及び該積層セラミックコンデンサが搭載された回路基板を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許